High Pass Filter 설계
- 최초 등록일
- 2009.04.28
- 최종 저작일
- 2009.04
- 13페이지/ 한컴오피스
- 가격 2,000원
소개글
이론적인 것을 바탕으로 설계한 High Pass Filter회로를 만들어 Ps-Pice의 사용으로 검증하며, Cut Off freq에 의한 RC회로의 값을 결정하고 설계 능력을 배양한다.
목차
1. 설계 목표
2. 설계 과정
1) High Pass Filter란?
2) 설계
가) 주파수에 따른 이득 해석에 대한 High Pass Filter 이론
나) 임계 주파수(Cut off Freq)에 의한 값 설계
다) 설계한 과 임계 주파수(Cut off Freq)에 의한 대역폭파형
3. 설계 검증 1 (계산 값에 의한 이론과 Ps-pice 검증결과)
1) 검증할 것
(3가지의 경우의 이론과 3가지의 Ps-pice 결과 비교)
4. 설계 검증 2 (계산 값에 의한 이론과 Ps-pice 검증된 것을 직접 제작한 것과의 출력파형의 검증 결과)
본문내용
1. 설계 목표
이론적인 것을 바탕으로 설계한 High Pass Filter회로를 만들어 Ps-Pice의 사용으로 검증하며, Cut Off freq에 의한 RC회로의 값을 결정하고 설계 능력을 배양한다.
3. 설계 검증 1 (계산값에 의한 이론과 Ps-pice 검증결과)
1) 검증할 것
가) 위의 설계(가) “주파수에 따른 이득 해석에 대한 High Pass Filter 이론” 의 최종 수식에 3개의 주파수를 이론값으로 대입한다.
이 대입 값의 결과와 Ps-pice의 결과가 맞는지 확인한다.
위의 이론이 HPF의 특징을 나타내는지 3가지의 입력을 가하겠다.
1khz, 10khz, 100khz
첫 번째 입력이 1khz 일때
입력이 1khz이면 입계 주파수 보다 낮으므로 이론상 HPF를 통과하지 못한다. 역시 계산 결과 이득이 떨어지는 것을 알 수가 있다.
이 식에 의하여
두 번째 입력이 10khz 일때
입력이 10khz이면 입계 주파수 같으므로 이론상 HPF를 통과한다, 하지만 실제 출력에서 -3dB까지 떨어지지 않으면 HPF를 통과한 것이다. -3dB이상 떨어지면, 입력에 대한 출력은 HPF를 통과하지 못하는 입력이 된다. 역시 이론상의 계산 결과는 -3dB(0.707)에 딱 떨어지므로 통과한 것으로 본다.
<중 략>
세 번째 입력이 100khz 일때
입력이 100khz이면 입계 주파수 보다 높으므로 이론상 HPF를 통과한다. 역시 계산 결과 이득이 약“1”의 값을 가진다. 입력이 그대로 출력으로 나온다.
위의 3가지 경우를 이제 Ps-pice를 통하여 이론으로 계산한 결과가 맞는지 확인하여 보자.
<중 략>
위의 회로도는 주파수(Freq)가 1khz 일 때의 회로도 이다. 그리고 그때의 시뮬레이
션 스케일은 Time은 2.5ms Seconds로 잡았다. 이제 시뮬레이션 결과가 HPF 이론
과 같은지 밑의 입력과 출력 파형의 차이 통하여 확인 하여보자.
참고 자료
없음