연산논리장치

소개글

연산논리장치에 대한 예비레포트

목차

1. 실험 제목: 연산 논리 장치
2. 실험 목적
3. 관련 이론
4. 실험 방법:
5. 시물레이션
6. 레퍼런스

본문내용

1. 실험 제목: 연산 논리 장치
2. 실험 목적:
⑴ 상용 연산논리장치의 기능을 이해한다.
⑵ 상용화된 4비트 연산논리장치를 이용하여 두수의 덧셈, 뺄셈 및 크기 비교를 실험함으로써 연산논리장치 동작응용의 다양성과 고급기능을 확인한다.
3. 관련 이론: 개인용 컴퓨터의 가장 핵심이 되는 부분은 사용자의 요구에 의해 기능을 제어하는 CPU(Central Processor Unit)이다. 그리고 이 CPU와 같은 컨트롤러 유닛의 기본이 되는 동작을 수행하는 논리회로가 산술논리장치(ALU=Arithmetic Logic Unit)이다. 본 실험에서는 산술논리장치를 4비트로 구현하여 컴퓨터와 같은 범용 기기의 제어동작을 이해하는 데 도움을 얻을 수 있다. ALU의 동작은 말 그대로 논리연산과 산술연산의 기능을 수행한다.
① 논리연산
- 두개의 논리 입력 A와 B를 가지고 하나의 논리 출력 F를 가지는 논리회로를 생각해 보자. 두개의 입력 중에서 NOT 연산자 조합하여 하나의 값만을 취해도 A, A, B, B 의 4개의 서로 다른 논리 출력을 생성하는 회로를 형성한다. 세 개의 기본적인 논리연산인 AND, OR, 그리고 NOT만을 사용해서 논리회로를 구성한다고 해도 출력으로는 16개의 논리연산 결과가 가능하다. 2입력 1출력 회로에서는 1번부터 16가지의 각각 논리연산으로 나타낼 수 있다. 여기서 CPU 설계사항에 의해 ALU 기능에 대해 변화가 생긴다. 16개의 논리연산을 수행하도록 설계한다면 ALU는 고속으로 동작하도록 구현할 수 있겠지만, 많은 게이트를 포함하고 배선도 증가하므로 면적이 늘어나게 된다. 속도보다 최적화된 면적에 비중을 두어 설계한다면 사용빈도가 적거나 거의 없는 연산을 포함하지 않아도 된다. 예를 들어 A+B를 구현했을때 A+B를 구현하지 않고 A+B를 먼저 연산을 수행하여 저장하고, 이를 다시 입력으로 넣어서 A의 연산기능을 수행하도록 한다. 물론 이러한 일

참고 자료

1. HDL을 이용한 디지털 논리 실험/ 이문기/ 홍릉 과학 출판사/ 55~62)
2. (이론과 함께 하는) 디지털 회로실험/ 한학근/ 문운당/ 156~159