응용전자회로 1차 설계 과제 입니다. 2 stage cmos op amp설계 / folded cascode 설계가 포함되어 있습니다.

소개글

1. 다음 조건을 만족하는 two-stage CMOS op amp를 설계하고 SPICE 시뮬레이션 하시오. 설계과정을 포함하며, 설계한 회로의 모든 파라미터를 표시하고, 회로도와 시뮬레이션 결과, discussion을 첨부하시오. 설계 및 시뮬레이션 결과 포함 내용: Gain, Input common mode range, Maximum output swing, Frequency response, Phase margin 등
- DC gain of Av = 1000 V/V
- I=200 μA, VDD=VSS=2.5V
- Use L=1 μm for all devices



다음 조건을 만족하는 Folded-Cascode CMOS OP AMP를 설계하고 SPICE 시뮬레이션 하시오. 설계과정을 포함하며, 설계한 회로의 모든 파라미터를 표시하고, 회로도와 시뮬레이션 결과, discussion을 첨부하시오.
설계 및 시뮬레이션 결과 포함 내용:Gain, Input common mode range, Maximum output swing, Frequency response, Phase margin 등
- DC gain of Av = 1000 V/V
- I=200 μA, IB=200 μA, VDD=VSS=2.5V
- Use L=1 μm for all devices, CL=5pF

목차

없음

본문내용

1. 다음 조건을 만족하는 two-stage CMOS op amp를 설계하고 SPICE 시뮬레이션 하시오. 설계과정을 포함하며, 설계한 회로의 모든 파라미터를 표시하고, 회로도와 시뮬레이션 결과, discussion을 첨부하시오. 설계 및 시뮬레이션 결과 포함 내용: Gain, Input common mode range, Maximum output swing, Frequency response, Phase margin 등
- DC gain of Av = 1000 V/V
- I=200 μA, VDD=VSS=2.5V
- Use L=1 μm for all devices

Problem #1은 문제에서 주어진 조건들을 만족하는 two-stage CMOS op amp를 설계하여 수업시간에 배운 공식들이 적용되는지 PSPICE Simulation을 통해 알아보고 결과를 도출해내는 과제였다.

<중 략>

Discussion
이득의 크기, 단위 이득 주파수, Phase margin 등과 같은 예상치가 생각보다 다르게 나왔다. 이것은 여러 가지 요인이 있겠지만,
1. Channel length modulation을 고려하지 않은 점이 크다. 실제로 소자의 LAMBDA값을 살펴보면 P형은 0.2, N형은 0.001로, N형은 크게 영향을 받지 않겠지만 P형은 꽤 영향을 받는 소자로 작동하리라는 것을 예상할 수 있다. 실제로 회로에 흐르는 DC 전류를 보면 두 번째, 세 번째 전류 미러 단에 전류가 230uA 정도로, 설계했던 200uA보다 어느 정도 많이 흐르는 것을 알 수 있다. 이 때문에 BIAS 전압에 영향을 받게 되어 어느 정도의 오차가 생긴 것으로 보인다.
2. Body와 Source를 연결시킨 상태로 동작시켰기 때문에 Body Effect는 발생하지 않았다.
3. Phase margin가 생각보다 작게 나왔는데 이는 Voltage Phase 그래프를 보면 알 수 있듯이 기울기가 꽤 크다. 주파수 영역을 해석할 때 간단한 식을 만들기 위해 생략을 많이 사용했는데 이는 주파수의 오차를 생기게 하여 기울기가 큰 voltage phase 해석에 영향을 끼친 것으로 보인다. 기울기가 크면 x축이 소량 변화하여도 y축이 크게 변화하기 때문이다.
4. Gm1과 Gm2의 크기가 설계할 때부터 전류의 크기 때문에 Gm2가 크게 나와서 단위 이득 주파수와 zero pole의 위치 조정을 따로 신경 안 써도 괜찮았지만 그렇지 못한 경우에는 zero의 위치 선정에 어려움을 겪을 수 있다. 이를 위해 Cc옆에 R을 추가하여 R과 1/Gm2의 크기를 비슷하게 해주면 zero pole을 무한대로 보낼 수 있다. 또는 R을 더 크게 만들어 영점을 음의 실수축으로 보내면 가 음수가 되어 의 부호가 바뀌어 Phase margin을 더 높일 수 있다.

참고 자료

없음