가감산회로-예비

소개글

인하대 전자공학과 A0자료

목차

1. 실험목적

2. 이론
1) 가산기
2) 반전증폭기
3) 전압 팔로워
4) 전압신호와 전류신호의 변환
5)반전증폭기의 교류결합

3. 참고문헌

본문내용

1. 실험목적

가감산 회로의 원리와 동작에 대하여 알아보고 전압 신호를 이용하여 전류로 변화하는 회로의 원리를 습득하는데 있다.

2. 이론
1) 가산기

<그림1. 가산회로>

<그림1>과 같이 여러 입력저항이 연산증폭기의 반전입력 단자에 연결되면 연산증폭기는 가산기의 기능을 갖게 된다. 이 때의 출력은 입력전압을 합한 것과 같게 되면 식은 다음과 같다.

귀환저항 Rf와 입력저항 R1, R2가 모두 같으면 출력전압은 다음과 같다.

즉, 출력전압은 입력전압 V1, V2의 합의 반대극성을 갖는다. 가산기는 여러 개의 반전 증폭기가 겹쳐진 것이라고 볼 수 있다. 그러므로 가산기를 동작시키려면 가상 단락이 언제나 성립해야만 한다.

2) 반전증폭기

<그림2. 반전증폭기>
<그림2>처럼 (+)입력단자를 접지하고 (-)입력 단자에 신호를 넣어준다. 이 회로에서 Ri는 피드포워드 저항, Rf를 피드백 저항이라고 한다. 이 회로는 폐루프 회로라고도 하는데 피드백에 의해 형성되어 있다. 이 회로에 입력된 신호와 출력된 신호의 위상차는 180도 이다. 아래는 이와 관련된 식들이다.

3) 전압 팔로워

<그림3. 전압 팔로워로 동작하는 연산증폭기>

<그림3>에 단위 이득을 갖는 비반전 증폭기인 전압팔로워를 나태내었다. 이 회로의 입력 임피던스는 비반전 증폭기와 같이 매우 크며, 출력임피던스는 연잔 증폭기의 고유임피던스를 연산 증폭기의 개방루프이득으로 나눈값이 된다. 이 회로는 임력임피던스가 매우 크고 출력임피던스가 매우 작게 되므로 어떤 입력신호를 부하에 인가하기 전에 완충시키는 작용을 한다. 증폭기의 폐루프 전압이득 ACL은 아래식과 같다.

연산증폭기에서 입력에 대한 오차는 바이어스 전류에 의해 발생되는데 이러한 오차는 <그림4>와 같이 귀환저항 Rf와 Rr의 병렬 합성 저항값을 입력단자에 연결하면 제거할 수 있다.

참고 자료

김진수, 「전기전자실습」, 한국학술정보(주), 2009, pp.279-289
임순재,「전기전자 기초실험」, 한올출판사, 1998, PP406-422