VHDL STOPWATCH 설계보고서, QUARTUS STOPWATCH 설계보고서

소개글

논리회로실험 최종 설계과제인 VHDL STOPWATCH 설계보고서,QUARTUS STOPWATCH 설계보고서 입니다.
과제 점수는 만점을 받았습니다.
VHDL 보고서에는 알아보기 쉽게 블록다이어그램이 있으며 파일 스크린샷도 있으므로 쉽게 실행할수 있습니다
전체코드와 테스트벤치 코드가 모두 포함되어 있으며 각코드에 대한 설명이 주석으로 달려있습니다.
코드는 structure구조로 작성되어 있으며 STOPWATCH의 기능은 1. 시,분,초,미리초 측정 2. 리셋기능, 3. 알람기능, 4 스타트,스톱기능 이 있으며 structure구조로 짜여져있기 때문에 알아보기쉬워 다른 기능도 쉽게 추가하실수 있으실 겁니다.

QUARTUS는 설계에 쓰인 모든 IC칩 소자와 전체회로도가 나와있습니다 기능은 스타트,.스톱으로 되어있습니다.
작동 사진도 포함되어 있습니다.

목차

1. VHDL 이용한 STOPWATCH 설계 과제
2. QUATERS를 이용한 STOPWATCH 설계 과제

본문내용

1.설계 목적
-VHDL사용법과 VHDL의 코드구조인 계층구조를 익히고 설계해본다.
2.설계과정
≪ VHDL 소스코드를 계층 구조로 표현하기 위한 블록도 구상도 ≫
VHDL 코드는 1개의 TOP모델과 3개의 SUB모델 1개의 테스트벤치 총 5개의 파일로 구성되어 있습니다.
1 TOPMODEL : stopwatch
2 SUBMODEL : mmsec
3 SUBMODEL : secmin
4 SUBMODEL : alarm
4 TESTBENCH : stopwatch_TB

<중 략>

-첫 번 째 카운터는 10진 카운터로 0.1초 단위로 시간을 측정해 출력 값이 캐리가 되도록 해서 1초 단위의 시간으로 보내는 방식으로 해서 한 개의 입력으로 모든 카운터가 동작할 수 있도록 했다. 그리고 60초와 60분에서는 10진카운터가 6진카운터로 동작하도록 회로를 조정했다.
3)Multiplexer와 3x8Decoder 동작
-원래 카운터들의 출력은 각각 4개씩 나와서 이 출력을 7447에 연결해서 7개의 출력으로
7segment가 동작하도록 해야한다. 하지만 DE0-NANO의 핀의 개수가 20개 밖에 되지 않아 핀의 개수가 부족한 현상이 발생했다. 그래서 7개의 핀만 사용해서 5개의 7segment를 나타내기 위해 5개의 카운터에서 나온 출력들을 멀티플렉서에 연결해서 멀티플렉서에서 선택적으로 출력을 할 수 있도록 했다. 이렇게 되면 5개의 7segment중에서 한곳만 불이 들어오게 되므로 3x8decoder를 이용해서 5개의 출력이 모두 보이도록 했다. 3x8decoder를 사용할때는 주파수가 높은 곳에서 입력부분을 가져온후 출력부분에 not gate를 인결했는데 그 이유는 잔상효과를 이용해 5개의 출력중에 한 곳만 1이 출력되는데 여기서 not gate를 이용해 나머지 모든 부분에 불이 들어오도록 했다. 그렇게 되면 주파수가 높아서 우리의 눈에는 5개의 7segment에서 모두 불이 들어오는 것처럼 볼 수 있었다.

참고 자료

없음