실험2 제08주 Lab06 Post 4 Bit Shift Register
- 최초 등록일
- 2014.03.11
- 최종 저작일
- 2013.10
- 14페이지/ MS 워드
- 가격 1,500원
목차
1. Introduction
1) Purpose of this Lab
2) Essential background for this Lab
2. Result of this Lab
1) Measured data and description of Lab 1
(4-bit Shift Register)
2) Measured data and description of Lab 2
(4-bit Shift Register Included One Shot Enable)
3. Discussion
4. Conclusion
5. Reference
본문내용
1. Introduction
1) Purpose of this Lab
Combinational Circuit(조합 논리 회로)에 이어 Sequential Circuit(순차회로)의 작동원리를 이해하고 Flip Flop의 특성을 이용하여 조합 논리 회로에 적용하여 순차회로를 구성하고 설계 할 수 있다. 또 기억 소자에 대한 내용을 숙지하여 4-bit Shift Register를 설계, 제작 할 수 있다.
<중 략>
Lab 1에서는 4-bit Shift Register를 Behavioral Modeling으로 Verilog Code를 설계하였다. CLK가 posedge일 때, Input D의 값을 읽고 그 값을 Output Q[3]에 입력시키며 Q[2:0]의 값은 이전 Q[3:1]의 값으로 채워지는 Shift Register이다. 이 때, 유의해야 할 점은 CLK를 Button으로 인가하였기 때문에 직접 키를 누를 때 1의 값이 인가되어 positive edge가 된다는 것이다. 그렇기 때문에 Pin number를 인가할 때 명령어를 추가하여 설계해야 된다
참고 자료
http://club.uos.ac.kr - 제 8주차 강의교안