동기 및 비동기 카운터회로 설계보고서

목차

1. 설계 목표
2. 배경이론
3. 적용가능한 모델

본문내용

설계 목표
비동기식, 동기식 카운터의 설계 과정 및 동작을 이해한다.

배경이론
⊙ 계수 회로 : 시간 펄스의 수를 세거나 제어 장치에서 각종 회로의 동작을  제어하는 데에 중요한 역할을 하는 회로이며, 대표적인 순서 논리 회로 중의 하나이다.

계수기 (counter)는 입력 펄스에 의해 미리 정해진 순서대로 플립플롭 회로의 상태가 변하는 것을 이용하는 것이며, 플립플롭 회로와 게이트의 조합으로 구성할 수 있다.

계수 회로의 가장 기본이 되는 비동기형 계수기(asynchronous count)는 리플 계수기(ripple count)라 부르기도 하는데, 연속된 플립플롭 회로에서 앞에 있는 것의 출력이 다음 것의 입력으로 사용된다.

리플 계수기는 주로 T나 JK 플립플롭 회로를 사용하여 구성하는데, 동작하는 시간이 많이 걸리지만 간단하다는 장점도 있다. 리플 계수기에서 플립플롭 회로의 수를 n이라 한다면 2n 개까지의 독립된 상태의 수가 되므로 2n진 계수기라 부른다.
⊙ 그림 4-31은 4 개의 T 플립플롭 회로를 사용하여 2진 비동기형 계수기를 구성한 것을 보여 주고 있다.

참고 자료

없음