실험20 RC 및 RL 회로의 AC 정상상태 결과보고서

목차

1. 실험목적
2. 설계 및 고찰
3. 비고 및 고찰

본문내용

◇실험목적
-비동기식 카운터의 구조와 동작원리를 이해한다.
-동기 계수기의 구조와 동작을 이해한다.
-임의의 MOD 동기 계수기를 설계하는 방법을 익힌다.
-증계수, 감계수 및 증/감계수의 논리를 이해한다.

(1) <그림 20.2 (a)>RL 직렬 회로 (R=1㏀, L=10mH)를 구성하고 신호 발생기로부터 발생된 정현파 신호 의 진폭을 5V로 고정하고, 주파수를 DC부터 증가시키면서 저항 양단에 걸리는 전압 의 크기 및 위상을 측정하라. 실험을 통해 얻은 3dB 주파수를 이론치와 비교 분석하고, 3dB주파수에서입력과 출력 신호와의 크기 비 및 위상차를 측정하여 이론치와 비교 분석하라.

<중 략>

우리가 주로 사용하는 AC 전원은 220[V _{ R M S}]에 60Hz 의 주파수를 갖는다. 이 전원을 정류하여 DC 전원으로 만든다고 할 때 60Hz의 주파수를 가진 성분을 제거하는 것은 정밀한 시스템에서 중요한 문제이다. 아래의 <그림20.6>은 60Hz의 주파수 성분을 가진 부분만 효과적으로 제거하기 위한 대역 저지 필터를 설계한 것이다. 여기서 부하 저항이 100Ω으로 주어졌을 때 대역폭 BW을 37.7[rad/s]로 하기위한 L과 C의 값을 구하라.

참고 자료

없음