[A+보고서]아주대 전자회로 실험 설계2(결과) CMOS 증폭단 설계

소개글

아주대학교 전자회로 실험 A+ 받은 보고서 입니다.

목차

1. 설계 결과 및 시뮬레이션 비교
2. 고찰

본문내용

1) MOSFET 특성 측정
실험1에 앞서 먼저 실험2,3을 진행했기 때문에 회로도에는 캐패시터가 연결되어있는 것처럼 보이나, 실제로는 연결하지 않았다.

‣ 시뮬레이션
b) VDS = 0.5 V 일 때, VGS 전압을 변화시키면서 drain current (IDS)를 측정한다.

위 결과 그래프를 살펴보면 값이 0.7V정도로, 그 이후부터는 제곱의 형태로 증가하다 다시 선형적으로 증가한다는 것을 확인할 수 있다.(의 식을 참고하여 진행한다.)

c) VGS = 1 V 일 때, VDS 전압을 변화시키면서 drain current (IDS)를 측정한다.

<중 략>

측정 b의 경우에는 시뮬레이션과 차이가 심했다. 시뮬레이션 상으로는 의 식에 의해 가 0.7V 전 까지는 전류가 미미하게 흐르다가, 0.7V 이후로는 제곱의 형태로 증가하다 다시 선형적으로 증가한다. 하지만 실험결과상으로는 VGS가 2.0V일때부터 3.0V사이에서 급격히 흐르다가 다시 선형적으로 증가하는 것을 확인 할 수 있었다. VGS값을 0.5V 값 단위로 측정했기 때문에 표본의 개수가 상당히 작다. 따라서 그래프의 기울기가 심각하게 변화하는 것처럼 보일 수도 있다. 또 시뮬레이션에서 사용하는 실제 시험에서 사용하는 소자의 값이 다르기 때문에 의 값이 0.7V가 아니기 때문에 saturation 되는 구간의 범위가 다르다고 예상할 수 도 있다. 3.0V이상에서는 시뮬레이션 결과 값과 마찬가지로 선형적으로 증가했다.
측정 c와 d의 경우에는 VGS를 1V,2V로 고정하고 VDS의 값을 변화시킨다. VGS-VTH=VDS인 점을 기점으로 VDS값이 더 작을때는 Triode 영역에서 동작하다가 저 순간을 넘어가면 Saturation영역에서 동작하게 된다. 시뮬레이션 결과상으로 VGS값이 증가할수록 VGS-VTH=VDS의 값이 더 커지기 때문에 상대적으로 기울기가 더 선형적으로 증가하는 것처럼 보인다.

참고 자료

없음