Sequential Logic Design Ⅰ Flip-Flop, Register and SIPO

목차

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
다. Hypothesis of this Lab & Basis of the assumption

2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
나. Materials (Equipment’s, Devices) of this Lab
다. Matters that require attentions

3. Supposed Data and Results of this Lab (예상 실험 결과)

본문내용

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab : 플립플롭회로에 대해서 알아보고 데이터 전송 회로 및 직렬연결/병렬출력 회로를 ISE 프로그램을 이용하여 설계해본다. 이를 이용하여 다른 회로도 응용할 수 있도록 한다.

나. Essential Backgrounds (Required theory) for this Lab
1) 플립플롭 회로
가) 개요
(1) 조합 논리 : 출력 결과가 입력으로 들어오는 값에 의해 정해짐.
(2) 이전의 결과 또는 입력 신호에 의하여 동작이 구성되기 위해서는, 그 값을 저장해 줄 기억소자가 필요함.

<중 략>

1) 데이터의 저장과 전송
가) 플립플롭은 데이터를 저장하는 용도로 많이 사용됨.
나) 데이터 : 숫자 값 또는 2진으로 부호화된 여러 종류의 값
다) 데이터는 일반적으로 레지스터(Register)라고 불리는 플립플롭 그룹에 저장되는데, 데이터를 이 레지스터에 저장하기 위하여 수행하는 동작을 데이터 전송(Data transfer)라고 함.

<중 략>

가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
1) Inlab 1. 데이터 전송 회로
가) Project Navigator를 실행한다.
나) New Project를 HDL로 만들고 프로젝트를 실행할 폴더를 생성한다.
다) 다음과 같이 Setting한 후 생성을 완료한다.

<중 략>

타) 프로그래밍을 하기 위해 implementation으로 돌아와 Generate Programming File 을 실행한다. 그 후 Manage Configuration Project (iMPACT) 실행한다.
파) 창이 새로 열리면 Boundary Scan을 선택하고 화면을 눌러 Initialize Chain을 선택한다.
하) 다음과 같은 화면이 나타나면 FPGA에 프로그래밍할 파일 선택하고 PROM File을 생성하지 않았기 때문에 Cancel하고 칩의 오른쪽 버튼을 눌러 장치로 확인한다.

참고 자료

없음