[mahobife]디지털회로실험 가산기와 감산기 회로 예비보고서입니다.
- 최초 등록일
- 2017.10.09
- 최종 저작일
- 2010.11
- 9페이지/ 한컴오피스
- 가격 1,000원
소개글
1. 가산기 회로 설계 및 실험
2. 감산기 회로 설계 및 실험
3. BCD 가산기 회로 설계 및 실험
4. 가산회로와 감산회로의 조함
5. 제어신호에 의한 가산기와 감산기 동작
디지털회로개론실험의 가산기, 감산기, 가감산기 회로 실험 예비보고서입니다.
그 밖에도 mahobife로 검색하시면
다양한 보고서나 ppt, 자기소개서, 공부법, 장학신청서, 독후감 등 다양하고 높은 질의 자료를 보실 수 있어요!~♡
목차
Ⅰ. 목적
Ⅱ. 이론
1. 가산기
가. 반가산기(HA : Half Adder)
나. 전가산기(FA : Full Adder)
다. 병렬 가산기(riffle carry adder)
2. 감산기
가. 반감산기
나. 전감산기
다. 병렬 감산기
라. 1의 보수를 이용한 감산기
3. 가산기, 감산기 응용회로
가. BCD 가산기
라. 가/감산기
Ⅲ. 준비물 및 실험방법
1. 준비물
2. 실험방법
Ⅳ. 참고문헌
본문내용
● 음수의 표현
-> +9 : 00001001-9 : 10001001 (signed magnitude representation)-9 : 11110111 (signed 2s complement representation)
=> 9를 2의 보수로 취한 것을 -9로 생각한다
● 1의 보수
-> N : 전체 2진 숫자
-> n : 10진 숫자를 2진수로 썼을 때 총 자리수
=>
-> : 1다음에 n개의 0이 있는 2진수가 된다.
-> : n개의 1이 있는 2진수
=> 결국 모든 자리수의 숫자를 뒤집어주면 1의 보수이다.
● 1의 보수를 이용한 뺄셈
-> A-B를 구하고 싶다.(A, B는 같은 자리의 이진수)
-> A+(B의 1의 보수)를 계산한다.
-> 자리올림이 발생하면 자리올림수를 최하위 비트에 더하고 “양수”이다.
-> 자리올림이 발생하지 않으면 결과값에 다시 1의 보수를 취하고 “음수”이다.
● 2의 보수
=> ( 일 때만 성립. 이면 2의 보수는 0)
=> 1의 보수를 구하고 1을 더해주면 된다.
=> 젤 오른쪽 0들은 놔두고 그 다음의 1도 한 개만 놔두고 나머지는 보수로 취하면 2의 보수이다.
참고 자료
김태영 교수님 (2010). 디지털회로개론 강의 자료
이기학, 이상훈, 백주기 (2007). 디지털 논리회로 설계와 실험-개정판. 파주: 성안당