mosfoet을 이요한 2단증폭기3

목차

1. 설계한 회로도 및 회로설명
2. 사용한 회로에 대한 DC/AC해석
3. SPICE simulation(netlist, 결과파형)
4. 회로 설계과정에 대한 자세한 설명
5. 고찰

본문내용

※ VDD 30V, 입력신호 진폭 100mV Sin wave 고정

위 회로도는 1단 모스펫 증폭기와 2단의 모스펫 증폭기를 결합하여 더 큰 전압의 이득을 만든 회로도이다.
이 회로도에서 앞의 빨간 부분의 커패시터는 Cut off 주파수를 위하여 부착한 회로이고, 파란 도형이 증폭기 이다.
1단의 모스에서 어느정도 증폭을 시키고 2단이 모스 증폭회로를 Gain Stage로 설정하여 110배의 증폭을 만들었다.
이 회로에서 C1과 C2, Co는 접합커패시터로 AC의 신호를 제거 하는 역할을 한다.
또한 Cs와 Cp는 Bipass 커패시터로 모스펫의 Source부분에 전류를 흘려 전압이득을 높여주는 역할을 한다.

<중략>

이번 실험을 하여 Spice로 저항값을 계산하였지만 맞지 않아 저항값을 고쳐가며 시뮬레이션을 성공하였고, 실제로는 되질않아 다시 저항값을 고치는데 있어 많은 노력과 어려움이 들어갔다. 하지만 모스펫을 이용한 증폭회로도에 DC와 AC해석 그리고 두 단의 MOSFET 증폭회로를 붙여서 증폭을 해내는 것을 보며 여러므로 알수 있는 점이 많았다.

참고 자료

없음