이론과 함께 하는 전자 회로 실험 계측 증폭기 실험

목차

1. 연산 증폭기 ( OP-Amp )
1.1 연산 증폭기 ( Operational Amplifier )란?
1.2 OP-Amp의 구성
1.3 이상적인 OP-Amp의 조건

2. 동상 모드 제거율 (CMRR, Common Mode Rejection Ratio)

3. 생체 계측 증폭기

4. 회로구성 및 응용분야

5. 실험 1

6. 실험 2

7. 실험 3

본문내용

1.연산 증폭기 ( OP-Amp )

1) 연산 증폭기 ( Operational Amplifier )란?
바이폴러 트랜지스터나 FET를 사용하여 이상적 증폭기를 실현시킬 목적으로 만든 아날로그 IC(Integrated Circuit)로서 원래 아날로그 컴퓨터에 서 덧셈, 뺄셈, 곱셈, 나눗셈 등을 수행하는 기본 소자로 높은 이득을 가지는 증폭기를 말한다. 이것은 (＋) 및 (－) 2개의 입력 단자를 가지며, 1개의 출력 단자를 갖는다.
OP-Amp는 높은 이득을 갖는 직류 증폭기로, 전형적으로 20,000 ~ 1,000,000배 범위의 출력 이득을 갖는다. 음(-) 입력은 반전 입력(Inverting input)이라고 하고, 양(+)입력은 비반전 입력(Noninverting input)이라고 한다.

2) OP-Amp의 구성

① 차동 증폭기 (Differential Amplifier)
입력 단계로, 항상 입력신호 간 차에 대해서만 OP-Amp가 응답하도록 되어 있다. 또한 차동 증폭기는 오직 차동 입력전압만 증폭하고 양쪽 입력의 공통 신호에 대해서는 영향을 받지 않는다. 이것을 공통모드 제거(Common Mode Rejection Ratio)이라고 한다. 공통모드 제거는 60헤르츠 노이즈에 존재하는 작은 신호를 측정하는 데 유용하게 사용된다. 두 입력에 공통인 60헤르츠 노이즈는 차단되고, 입력 단계는, OP-Amp는 두 입력간의 작은 차를 증폭한다. 차동 증폭기는 직류에 가까운 저주파에도 응답한다. 이것은 차동 증폭기가 저주파 교류 신호뿐만 아니라 직류 신호에 응답할 수 있다는 것을 의미한다. CMRR에 대해서는 뒤에 자세히 설명하기로 한다.

② 전압 증폭기 (Voltage Amplifier)
전압 증폭기는 높은 이득을 갖으며, 이 단계는 몇 개의 달링턴 트랜지스터로 구성되어 있고, 200,000 또는 그 이상의 전압 이득을 제공하며 대부분의 OP-Amp 이득을 공급한다.

참고 자료

없음