전자회로 설계 및 실험 18장 예비레포트
- 최초 등록일
- 2018.10.20
- 최종 저작일
- 2018.09
- 8페이지/ MS 워드
- 가격 1,000원
목차
1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3. 실험방법 및 유의사항
본문내용
실험에 관련된 이론
- Common Base (CB)
Emitter에 입력, Collector에 출력, Base는 접지시키기 때문에, 입력전류 대 출력전류 차이가 거의 없다.많이 쓰이는 편은 아니지만, 저 입력저항(마이크 등)을 가진 입력원의 증폭, 전류 버퍼나 전압 증폭용으로 주로 이용된다. 입력저항이 낮기 때문에 위 같은 경우가 아니라면 단독으로 쓰이기 보다는 Cascade등을 구성할 때 다른 회로(CC, CS)와 결합하여 서로의 장점을 살리는데 이용된다.
- Emitter Follower(EF)
고입력임피던스와 저출력임피던스 특성 때문에 Power Amp의 출력단 또는 임피던스 변환회로등에 많이 쓰인다.
Base 입력 전압의 변화가 곧바로 Emitter 출력 전압에 그대로 전달되기 때문에, Emitter-Follower라한다.
따라서 전압 이득은 1보다 약간 작은 값이고, 입출력 전압은 동위상이다.
실험회로 및 시뮬레이션 결과
첫번째: Pspice 모의실험 18-1
주어진 공통 베이스 증폭기 회로에 대해 바이어스 점 모의실험을 수행하고 다음 순서대로 진행하라.
1. 증폭기의 직류 전압을 구하라
Vc=5.331V VB=2.243V VE=1.567
2. Base와 Collector의 Current를 구하라
IB=10.71uA IC=1.556mA
3. 동적 저항 re 를 계산하라
re=26m/1.5667mA =16.59 Ω
4. 증폭기 전압 이득의 이론값을 계산하라
Av=RC/re=180.80
5. 입력 임피던스의 이론값을 계산하라
Zi=re=16.59 Ω
6. 출력 임피던스의 이론값을 계산하라
Zo=Rc=3k Ω
입력과 출력 전압의 비교
2ms 과도상태, Vsignal : 1kHz, Vp=10mV
1. 입,출력 전압의 Probe plot
2. 두 전압 사이의 위상각
360도:한주기시간=위상차:파형시간차
위상차=360x파형시간차/한주기시간=360x92.784u/1ms=33.40도
참고 자료
공통 이미터 증폭기 이론 :
http://minhaep.tistory.com/entry/%EC%A0%84%EC%9E%90%EC%8B%A4%ED%97%9817-%EA%B3%B5%ED%86%B5-%EC%97%90%EB%AF%B8%ED%84%B0-%ED%8A%B8%EB%9E%9C%EC%A7%80%EC%8A%A4%ED%84%B0-%EC%A6%9D%ED%8F%AD%EA%B8%B0