반전증폭기 실험결과레포트
- 최초 등록일
- 2018.10.31
- 최종 저작일
- 2016.09
- 14페이지/ 한컴오피스
- 가격 1,000원
목차
Ⅰ. 실험 목적
Ⅱ. 실험소요장비
Ⅲ. 이론 개요
Ⅳ. 실험순서
1. 반전 증폭기
2. 비반전 증폭기
3. 단위이득 폴로어(unity-gain follower)
4. 가산 증폭기(summing amplifier)
Ⅴ. 결론
Ⅵ. 토의 및 고찰
본문내용
목적
1. 선형 연산 증폭기 회로에서 DC 전압과 AC 전압을 측정한다.
2. 연산증폭기를 사용하여 만든 다양한 증폭기의 전압이득을 계산한다.
장비
계측기
- 오실로스코프 (Ocsilloscope)
- 디지털 멀티미터 (Digital Multimeter : DMM)
- 함수발생기
- 직류전원
부품
- 저항 : (1)20kΩ, (3) 100kΩ
- IC : 741 연산증폭기
이론개요
선형 연산 증폭기 회로
연산 증폭기는 반전 입력단자와 비반전 입력단자를 가진 이득이 매우 큰 증폭기이다. 이 증폭기는 외부에 저항을 추가하여 연산증폭기 자체의 이득보다는 훨씬 작지만 외부 저항 만에 의해 결정되는 이득이 정확한 증폭기를 만들 수 있다. 또, 각 입력신호마다 원하는 크기의 전압이득을 갖도록 하면서 이들을 합하는 회로를 만들 수도 있다. 반전증폭기를 원할 경우 그림 29-1에 보인 것처럼 저항을 반전입력 단자에 연결하여야 하며, 이때의 출력전압은 다음과 같다.
참고 자료
없음