광운대학교 전기공학과 1학년 실험6

목차

1. 개요
2. 관련 이론
3. 실험 기기
4. 문제 풀이
5. 실험 순서

본문내용

◆개요◆
논리게이트의 조합으로 복잡한 논리적 함수관계를 구현하는 연습을 행한다. 또한 불 필요하게 복잡한 논리함수를 단순화시키는 방법으로 karnaugh map을 응용하는 방법을 익히고 don't care 조건을 다루는 예를 실습한다. 조합논리회로 설계의 실례로 덧셈기의 회로를 구현해 본다. 반가산기와 전가산기의 기본동작을 이해하고 이를 실제 회로설계에 적용함으로써 논리회로를 다루는 능력을 키운다.

◆관련 이론◆
☑ 논리게이트의 조합
앞의 실험2에서 다루었던 기본적인 논리게이트 요소들을 결합하면 이론적으로 어떠한 논리적 함수관계도 표현이 가능하다. 이러한 논리게이트들로만 이루어진 회로를 조합논리회로라 한다. 진리표는 가장 원초적이면서도 기본적인 함수관계를 나타낸 것이다, 이는 입력들의 모든 가능한 조합에 대하서 각각의 경우에 출력이 어떤 갓ㅂ을 갖는지를 표의 형태로 나타낸 것이다. 부울대수 표현식은 입력변수들과 출력변수들 사이의 상관관계를 수학적 기호의 형태를 빌어 나타낸 것이다. 그리고 논리회로도는 이 부울대수 표현식을 논리게이트 기호들로 대신하여 나타낸 것에 불과하다. 논리회로도와 논리식 간에는 1:1 대응관계가 성립, 어느 한쪽을 알면 다른 쪽을 바로 얻을 수 있기 때문에 사실상 같은 것을 달리 표현한 것으로 간주할 수 있다. 논리식이나 회로도가 주어져 있을 때 이들에 해당하는 진리표는 0과 1로 이루어진 입력의 모든 가능한 조합을 차례로 대입하여 쉽게 얻을 수 있다. 즉 진리표가 유일하게 결정된다. 그러나 역은 성립하지 않는다. 즉 진리표의 기능을 수행하는 논리회로, 또는 그 논리식은 여러 가지가 있을 수 있다.

참고 자료

없음