A+받은 TTL과 SPLD로 구현한 59.9초 스톱워치 응용회로 결과보고서
- 최초 등록일
- 2019.09.06
- 최종 저작일
- 2015.05
- 6페이지/ 한컴오피스
- 가격 1,500원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"A+받은 TTL과 SPLD로 구현한 59.9초 스톱워치 응용회로 결과보고서"에 대한 내용입니다.
목차
1. 회로 개요
2. 모의실험 및 분석
3. 제작용 회로 및 분석
4. 구현결과 및 분석
본문내용
1. 회로 개요
nCLR 스위치 -
FND_A에 나타나는 숫자의 초기화를 위해 사용
EN 스위치 - 이 회로에서는 High로 설정했을 때, 동작을 시작함
555 타이머(0.1sec) - 10Hz의 주파수를 발생시키기 위해 사용
7-Segment 0.1초, 1초, 10초 단위 - 7세그먼트는 7개의 획으로 숫자를 나타내는 역할을 하는 것으로 0.1초, 1초, 10초 단위에서 각각의 숫자가 나타난다.
MOD-10 카운터 - Mod-N 계수기란 0~(N-1)까지 CLK 의 상태천이에 따라 순차적으로 수를 증가시키는 회로인데 여기서는 N이 10이므로 0부터 9까지 순차적으로 수를 증가시킨다.
MOD-6 카운터 - 0부터 5까지 순차적으로 수를 증가시킨다.
G16V8 - 제어회로 역할, 74161아웃풋을 인풋으로 받아 nLD_S0, nLD_S1, nLD_S10으로 0.1초대, 1초대, 10초대를 제어한다.
<중 략>
4. 구현결과 및 분석
도움말: 최종 구현회로에 대한 주요 사진을 첨부하고, 구현 시 어려운 점과 개선점, 만약 보완설계를 진행한다면 추가하고 싶은 설계 등 구현사항에 대한 분석을 서술하세요.
Enable Switch 를 작동하면 잠시 정지되고 다시 작동하면 다시 시간이 흐른다, reset switch 를 누르면00.0 초로 리셋되며 59.9초 이후에는 00.0 초에서 순차적으로 다시 작동한다.
참고 자료
없음