울산대학교 전자실험(2)결과19 선형 연산 증폭기 회로

소개글

"울산대학교 전자실험(2)결과19 선형 연산 증폭기 회로"에 대한 내용입니다.

목차

1. 실험결과
2. 결과 및 고찰

본문내용

이번실험에선 연산 증폭기를 이용하여 여러 회로를 만들어 가감산, 미적분의 연산 기능을 확인 해 보았다.
먼저 반전 증폭기는 입력의 - 단자에 입력을 걸어주어 출력의 위상이 180도 바뀌고 이득이 -가 된다.
그러므로 의 값이 커질수록 이득은 작아지는 형태가 된다.
를 20k 100k로 하였을 때의 이득은 -5 ,-1이 되는데 직접 실험을 해보았더니 -4.7 ,-0.96의 이론값과 일치하는 이득을 확인 할 수 있었다.
다음은 비반전 증폭기로 반전 증폭기와 반대로 입력의 +단자에 신호를 넣어준다. 그러므로 위상은 그대로 유지되며 이득은 가 된다.
그러므로 같은 입력저항이라도 반전 증폭기보다 큰 이득을 나타내며 이득을 1 미만으로 만들고 싶을 때는 비반전 증폭기를 사용하게 된다.

참고 자료

없음