2-Stage CMOS OpAmp 설계

소개글

홍익대학교 3학년 수업 전자회로(2)에서 진행되는 학기말 프로젝트입니다.
학기말 프로젝트 점수 A+ 받았습니다.

목차

1. 목적

2. 회로 분석

3. 사용한 값들

4. 이론적 배경
1) Current Mirror
2) Differential Pair w/ Active Load
3) Common Source Amplifier
4) VGS-VDS Characteristic

5. 시작하는 아이디어
1) 문제

6. 설계 과정

7. 결과 확인

8. 추가적인 부분들
1) Slew Rate
2) Rs와 Cc

본문내용

1. 목적
Voltage Gain ≥ 60dB,
Gain * Bandwidth > > 1MHz,
Power Consumption < 3mW,
Phase Margin at unity gain > 60dgree 을 만족하는 MOSFET 을 이용한 2 Stage OP Amp 의 W/L Size 를 설계한다.

2. 회로 분석
PMOS M1, M2 는 Differential Amplifier with Active Load 이고 NMOS M3, M4 가 Active Load 로서 사용되었다. M2 의 Output 이 Common Source Amplifier 인 NMOS M6 의 Input 으로 전달되는 2 Stage Amplifier 이다. PMOS M8, M5, M7 은 Current Mirror 로서 전류원으로 사용되고 있다. Rs 와 Cc 는 어떤 역할을 하는지 잘 모르기 때문에 일단 제외하고 회로를 설계하였다.

< 중 략 >

5. 시작하는 아이디어

IBIAS = 100uA 로 고정. VinP-P = 0.2mV 로 고정한다. 1st Stage 의 Gain = 25 로 (목표치: Vout1P-P = 5mV), 2nd Stage 의 Gain = -40 (목표치: Vout2P-P = 200mV)으로 설계한다.
NMOS 가 High Gain 을 얻어내기 유리하므로 2nd Stage 의 Gain 을 높게 설정하였다.

2nd Stage 의 Gain 을 40 이 나오게 먼저 설계하고, 그 때의 Input DC Level 을 파악해서 1st Stage 의 Output DC Level 이 되도록 만들고 두 Stage 를 연결한다.

처음에는 모든 Current Mirror 에 같은 전류가 흐르도록 하고, 원하는 값이 나오지 않았을 때 전류의 비를 조정한다.

- 문제
M8, M5, M7 Current Mirror 에서의 VSD 전압강하는 최소로 일어나야 하는가?

참고 자료

Lecture Note: 전자회로(2), 김종선, 홍익대학교
Microelectronics 2nd Edition, Behzad Razavi, Wiley
Slew Rate: https://www.rohm.co.kr/electronics-basics/opamps/op_what5