서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 예비 보고서

목차

1. 실험 목적

2. 관련 이론
1) TTL (Transistor Transistor Logic)
2) TTL의 Logic voltage Level
3) TTL의 noise margin
4) Fanout
5) Falling time, Rising time
6) Wired-OR
7) Open-Collector

3. 실험에 사용될 부품에 대한 설명 및 사용법
1) 74LS00
2) 74LS03
3) Diode (1N4148)

4. 실험 회로의 해석 및 예상 결과

본문내용

1. 실험 목적
1) TTL의 동작 원리를 확인한다.
2) 주어진 진리표를 논리식으로 최적화한다.
3) 논리식을 TTL로 구현하여 그 동작을 확인한다.
4) Xilinx ISE로 설계된 회로를 FPGA로 구현하고 그 동작을 확인한다.

2. 관련 이론
1) TTL (Transistor Transistor Logic)
반도체를 이용하여 구현한 논리회로의 한 종류이다. 고속용, 저전력용 등 용도에 따른 다양한 종류의 TTL이 있다. 동작속도가 빠르지만 소비전력이 크고 회로의 고집적화가 어렵다는 단점이 있으며 이를 보완한 CMOS의 등장 전까지 널리 사용되었다.

2) TTL의 Logic voltage Level
① 입력 단자에서 LOW로 인식되기 위한 전압 범위 : 0V ~ 0.8V
② 입력 단자에서 HIGH로 인식되기 위한 전압 범위 : 2.0V ~ 5.0V
③ LOW 상태의 출력 전압 범위 : 0V ~ 0.5V
④ HIGH 상태의 출력 전압 범위 : 2.7V ~ 5V

3) TTL의 noise margin
출력이 입력으로 들어갈 때 중간 과정에서 어느정도 잡음이 발생하여도 논리값에 변화가 일어나지 않는다. 이를 잡음 여유(noise margin)라 한다. 2-2)에서 알 수 있듯 LOW 상태에서의 noise margin은 0.3V, HIGH 상태에서의 noise margin은 0.7V이다. noise marigin이 작을수록 잡음에 민감하다고 할 수 있다.

4) Fanout
gate 출력에 연결될 수 있는 gate 입력의 최대 수를 의미한다.
① (LOW fanout) = (출력이 LOW일 때 최대 전류) / (입력이 LOW일 때 최대 전류)
② (HIGH fanout) = (출력이 HIGH일 때 최대 전류) / (입력이 HIGH일 때 최대 전류)
일반적으로 fanout은 ①과 ② 중에 작은 값으로 정의된다.

참고 자료

Stephen Brown & Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, 3판, McGraw-Hill, 2009
서강대학교 전자공학과, 디지털 논리회로 실험, 서강대학교, 2017