서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서

목차

1. 실험 목적

2. 관련 이론
1) Decoder
2) Encoder
3) BCD (binary-coded decimal) 코드
4) BCD-to-7-segment decoder

3. 사용 부품
1) 74LS47
2) 74LS148

4. 실험 과정 및 예상 결과
1) 과정 1 : Binary decoder의 구현
2) 과정 2 : 7-segment 동작을 위한 decoder 구현
3) 과정 3 : 7-segment decoder의 동작 확인
4) 과정 4 : Priority encoder 의 동작 확인

본문내용

1. 실험 목적
1) 일반적인 binary decoder의 동작 원리를 이해한다.
2) 7-segment의 동작 원리를 이해한다.
3) Priority encoder의 동작 원리를 이해한다.
4) FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.

2. 관련 이론
1) Decoder
하나의 코드 체계를 다른 코드 체계로 변환하는 논리 회로이며 일반적으로 입력이 출 력에 비해 더 적은 bit수를 갖는다.

< 중 략 >

② Priority encoder
encoder의 입력에 우선 순위를 부여한 논리 회로이다. 출력은 입력의 1 중 가장 우선순위가 높은 것에 의해 결정된다. 이때, 낮은 우선순위의 입력 값들은 무시된다. 4-to-2 priority encoder의 진리표를 [그림 8]에 나타내었다.

입력이 모두 0인 경우에는 출력이 아무런 의미가 없으므로 don’t-care condition으로 표현되며 출력 z는 입력에 적어도 하나의 1이 있을 때 1이 된다.

3) BCD (binary-coded decimal) 코드
10진수의 각 자리를 4bit의 2진수로 표시하는 코드이다. 0~9에 대응하는 BCD 코드를 [그림 9]에 나타내었다. 이때, 4bit의 2진수의 1010~1111은 사용되지 않는다.

4) BCD-to-7-segment decoder
BCD코드를 [그림 10]의 7-segment 출력에 적합한 코드로 변환하는 논리 회로이다.

Graphical symbol은 [그림 11]과 같으며 진리표를 [그림 12]에 나타내었다. 10~15에 해당하는 BCD코드에 대응되는 출력은 나타내지 않았다.

3. 사용 부품
1) 74LS47
7-segment decoder의 기능을 하는 소자이다. 입력의 BCD코드를 7-segment 입력에 바로 인가할 수 있는 출력으로 변환한다.

참고 자료

Stephen Brown & Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design, 3판, McGraw-Hill, 2009
서강대학교 전자공학과, 디지털 논리회로 실험, 서강대학교, 2017