서강대학교 기초전자공학실험 - 설계 1. 전압 증폭기 제작 결과 보고서

목차

1. 실험제목
2. 설계결과
3. 결과분석 및 토의
4. 검토사항
5. 참고문헌

본문내용

(설계1.) 전압 증폭기 제작

3. 결과분석 및 토의
<전압증폭기 설계>
이번 실험에서는 OP-Amp를 이용한 전압증폭기 회로를 브레드보드에 구현하고 입력전압에 따른 출력전압을 오실로스코프로 관찰하였다. 6주자 실험교재 그림1-3의 회로를 실제 구현하였고 입력전압이 100배 증폭되어 나올 것으로 예상하였으나 약 13배정도 증폭된 결과를 얻었다. 이는 출력전압의 값이 OP-Amp의 4번 핀(Ground)과 7번 핀(Vcc = 15V)에 인가된 전압 사이의 값으로 제한되기 때문이다.

<입력신호의 진폭, 주파수 변화에 따른 출력신호 변화>
입력전압의 주파수를 2배로 한 경우(1kHz → 2kHz) 주기가 절반으로 줄어든 출력전압이 오실로스코프에 나타났다. 입력전압의 진폭을 감소시켜(0.5V → 10mV) 이론상 출력전압의 P-P값이 4번 핀과 7번핀에 인가된 전압의 차이보다 작도록 한 경우에는 예상대로 입력전압이 100배 증폭된 결과를 확인할 수 있었다.

<회로상의 저항, 캐패시터 소자 변경에 따른 출력신호 변화>
Output쪽의 1uF 축전기를 22nF 축전기로 교체한 경우 출력전압의 변화가 없었다. 이는 이 축전기의 전기용량이 입력전압의 증폭 정도를 결정하는데 아무런 영향을 미치지 않기 때문이다. Input쪽의 100nF 축전기를 22nF 축전기로 교체한 경우 Vcc값 때문에 증폭전압을 정확히 확인할 수는 없었으나 사인파의 기울기가 감소하여 나타난 것으로 보아 증폭전압의 P-P값이 감소했음을 알 수 있다. 이는 축전기의 전기용량이 줄어들면서 용량 리액턴스(=1⁄2πfC, f는 주파수, C는 전기용량)가 증가하여 축전기를 지난 후의 P-P전압이 축전기를 교체하기 전보다 더 많이 감소했기 때문으로 추정할 수 있다. 100kΩ 저항을 10kΩ 저항으로 교체하고 P-P 50mV 전압을 입력신호로 하였을 때 10배 증폭된 출력전압이 나타나는 것 또한 확인할 수 있었다.

참고 자료

Irwin & Nelms, Basic Engineering Circuit Analysis, 11판, WILEY, 2015, p. 147~163.
서강대학교 전자공학과, 기초전자공학실험 [6주차], 서강대학교, 2017, p. 2~3.
서강대학교 기초전자공학실험 6주차 실험교재 그림 1-3