서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

소개글

"서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)"에 대한 내용입니다.

목차

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab

2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 수행 과제
나. Materials(Equipments, Devices) of this Lab

3. Reference (참고문헌)

본문내용

1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
이번 실험에서 Verilog HDL언어를 사용하여 Combinational Logic을 설계 및 실험한다. Encoder/Decoder, Mux/Demux 등을 설계한다. 다양한 설계 방법 등을 실험한다.

나. Essential Backgrounds (Required theory) for this Lab
(1) Latch에 대하여 종류 및 특성을 조사하시오. [1]
latch는 한 비트의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. 래치 종류에 따라 입력은 한개 또는 두개를 사용한다.
논리 회로 시스템 설계에서 경우에 따라 래치의 입력을 반영할 시점을 조절할 필요가 있다. 즉, 입력 신호가 들어와도 입력 시기를 조절하여 Q의 상태변화가 없도록 하는 제어 신호가 있고, 이것으로 입력을 무시하거나 또는 출력에 반영할 수 있다.

참고 자료

latch - https://ko.wikipedia.org/wiki/%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD