서울시립대학교 전전설2 6주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
- 최초 등록일
- 2020.07.22
- 최종 저작일
- 2019.10
- 16페이지/ MS 워드
- 가격 2,000원
소개글
"서울시립대학교 전전설2 6주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)"에 대한 내용입니다.
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 수행 과제
나. Materials(Equipments, Devices) of this Lab
3. Reference (참고문헌)
본문내용
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
이번 실험에서 Verilog HDL언어를 사용하여 Sequential Logic을 설계 및 실험한다. Flip-Flop, Register, SIPO 등을 설계한다. 다양한 설계 방법 등을 실험한다.
나. Essential Backgrounds (Required theory) for this Lab
(1)조합(combinational)회로와 순차(sequential)회로의 차이점에 대하여 조사하시오.
조합회로(combinational circuit)은 상태에 대한 정보를 가지고 있지 않으며, 오로지 입력신호에 따라 출력을 하게 되어있다.
따라서 입력신호가 동일하다면 항상 같은 출력을 갖는다.
순차회로(sequential circuit)은 이전 상태에 대한 정보를 가지고 이에 따라 같은 입력을 받는 경우에도 이전 상태에 의해 다른 결과를 출력할 수 있다.
참고 자료
latch - https://ko.wikipedia.org/wiki/%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD