(완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 예비 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,

소개글

혼자서 시뮬레이션을 진행하실때 본 보고서의 내용을 차례대로 따라가면 쉽게 진행하실 수 있습니다. 자세히 과정을 적어놓았기 때문에 도움이 많이 되실겁니다.
해당 교안과 동일한지 비교하실 수 있도록 각 목차에 해당하는 자세한 내용들을 작성해놓았습니다. 참고하시길 바랍니다.

목차

1. 실험 목적

2. 배경 이론

3. 실험 장치

4. 실험 방법
1) 4-bit up counter의 출력 값을 single FND에 표시
2) Design counter with Piezo -> 동작 검사
3) 0000 ~ 1001, 즉 0 ~ 9 까지 값을 가지는 4-bit bcd 입력을 받아서 single FND 를 제어하는 8-bit 신호 (‘점‘을 포함) out 을 출력하는 모듈
4) FND array 를 제어하기 위하여 다음과 같은 선언부 및 변수를 가지는 모듈
5) 8-bit 2’s complement signed binary 입력을 받아서 이를 decimal 로 변환하여 FND array에 -128 ~ 127 로 표현하는 모듈
6) 4-bit up-down counter의 출력 값을 FND Array에 표시 -> 동작 검사

5. 예상 결과

6. 참고 문헌

본문내용

1. 실험 목적

본 실험에서는 Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 디지털 장치 제어를 직접 설계하고 실험하여 실제 어떻게 응용되어 사용될 수 있는지 알아보고자 한다.

2. 배경 이론

(1) 7-Segment Decoder (FND)
1) Static 7-Segment 컨트롤러 설계
① Static 7-Segment
7-Segment(FND)는 숫자나 문자를 표시해줄 수 있는 최소의 장치이다. 총8개의 LED로 구성되어 있으며, 각각의 LED에 불이 들어왔을 때의 상태에 따라 다양한 문자 표시가 가능하다.

7-Segment에는 Common Cathode와 Common Anode Type이 있다. Common Cathode는 공통단자를 GND에 연결하며 각 데이터에 High 값을 전달하여 LED에 불이 들어오도록 한다. Common Anode는 공통단자를 VCC에 연결하며 각 데이터에 Low 값을 전달하여 LED에 불이 들어오도록 하는 특징을 갖고 있다. 이번 실험에서는 Common Cathode type을 사용하여 설계한다.

2) Dynamic 7-Segment 컨트롤러 설계
Static 7-Segment의 구조를 제어하기 위해서 1개의 7-Segment를 제어하는데 사용하는 I/O는 8개이다.

제어되는 7-Segment의 숫자가 늘어날 수록 사용하는 I/O 수도 많이 늘어나기 때문에, 사용하는 7-Segment의 a, b, c, d, e, f, g의 데이터 라인을 공용으로 연결하고, Common 단자를 Scanning 하는 방법으로 사용하는 I/O의 숫자를 줄이는 구조가 다이나믹 7-Segment 구조이다.

장비에 구성된 1개의 Static 7-Segment에서 사용하는 I/O는 8개이고, 4개의 Dynamic 7-Segment에서 사용하는 I/O는 데이터 8개 + Common 4개이다.

참고 자료

전자전기컴퓨터설계실험2 교안
https://norastory.tistory.com/3 bcd convertor