연세대학교 전기전자공학부 20-1학기 기초디지털실험 week 4 보고서
- 최초 등록일
- 2020.08.18
- 최종 저작일
- 2020.04
- 17페이지/
한컴오피스
- 가격 3,000원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
최종 성적 A+이고, 이 보고서 성적은 100/100입니다.
20-1학기에는 비대면 수업으로 인해, 결과 보고서를 작성하지 않고 매주 예비 보고서만 작성하였습니다. 그러나 실험에 사용된 Verilog 코드와 주석, 코드에 대한 설명, waveform simulation 결과는 모두 예비 보고서 내용에 포함되어 있습니다.
목차
1. Objectives
2. Theory
2.1. Finite State Machine
2.2. Mealy Machine/Moore Machine
2.3. State Transition Table
3. Experiment Contents
3.1. Vending Machine
3.2. Vending Machine Plus
4. Waveform Simulation Results
4.1. Vending Machine
4.2. Vending Machine Plus
5. Conclusion
본문내용
Abstract
Unlike a combinational logic circuit, a sequential logic circuit generates its outputs based on the previous outputs, as well as the current inputs, so the latter is generally more complicated than the former. Thus, the concept of a finite state machine(FSM) is introduced in order to explain the operation of a certain kind of a sequential logic circuit more easily. We first study the definition and types of an FSM and then look up a state transition table. The examples of a sequential logic circuit are designed using FSMs with Verilog HDL. Finally, we check whether our design is operated well.
1. Objectives
The objective of this experiment is to comprehend the concept of an FSM and to utilize it for designing a logic circuit. In order to realize this, we first learn about an FSM and then implement vending machines, which are the typical examples of an FSM. By testing the results of our designed circuit with waveform simulation..
<중 략>
참고 자료
The class material of Introductory Digital Labs
Randy H. Katz · Gaetano Borriello, Contemporary Logic Design (2nd ed.), Pearson, Ch 7.
