전기회로설계실습 2학년 실습 결과보고서 / 7. 전기회로설계실습 RC회로의 시정수 측정회로 및 방법설계

소개글

"전기회로설계실습 2학년 실습 결과보고서 / 7. 전기회로설계실습 RC회로의 시정수 측정회로 및 방법설계"에 대한 내용입니다.

목차

1. 서론
2. 실험결과
3. 결론

본문내용

0. 요약
RC회로의 시정수 측정을 위한 회로를 구성하고, 여러가지 경우에서의 시정수를 측정하는 실험을 진행하였다. 먼저 시정수 측정에 사용될 DMM의 내부저항을 측정하기 위한 회로를 구성하고, 전압 측정을 통해 기기의 내부저항을 측정했다. (10.0358 MΩ) 그리고 2.2 µF에 DMM을 병렬로 연결한 회로의 시정수를 stop watch로 측정하였고, 그 값은 24.178 sec이며 오차는 -7.07%로 나타났다. 다음으로 10 nF 커패시터가 가변저항과 직렬로 연결된 회로의 시상수가 10 µsec가 되게 하기 위하여 가변저항의 값을 952.324 Ω으로 조정 하였고, 오실로스코프를 이용하여 회로의 시상수를 측정하였는데 그 값은 10.97 µsec 이며, 오차는 약 9.7%이다. 그리고 Function generator의 출력의 Offset을 제거 후에 같은 과정을 반복하였고, 같은 형태의 파형이 나타남을 확인하였다. 마지막으로 앞에서 구한 시정수를 주기로 하는 Pulse를 입력하였을 때, 앞선 결과와 비교하였을 때, 왜곡되는 파형이 나타남을 확인하였다.
측정상의 방법을 잘못하여 측정값의 정확도가 많이 떨어졌고 실험 장비에 대한 이론적인 부분을 간과한점이 아쉬웠던 실험이었다.

1. 서론
설계실습계획서에서 본 실습과 마찬가지로 가장 먼저 DMM의 내부저항을 측정하기 위한 방법을 설계하였다. 그리고 DMM과 2.2 µF 커패시터를 이용하여 시상수를 측정하기 위한 회로를 설계하였다. 그리고 10 nF 커패시터와 저항이 직렬로 연결된 회로에 Function generator 출력을 인가하였을때, 커패시터 전압과 저항 전압이 충, 방전 과정에서 나타나는 파형을 PSpice를 통해 Simulation했다. 두 파형을 합치면 Function generator의 출력 파형과 같아지는 점을 확인하였다.

참고 자료

없음