아날로그및디지털회로설계실습 예비보고서9 4비트가산기

목차

1. 실습목적

2. 설계실습 계획서
1) 전가산기 설계

본문내용

9-1. 실습목적
조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.

9-3. 설계실습 계획서
9-3.1 전가산기 설계
(A) 전가산기에 대한 진리표를 작성한다.
(B) Karnaugh 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언 식을 구한다

1) Sum
위 Karnaugh 맵으로부터 간소화하면
S = A’∙B’∙Cin + A’∙B∙Cin’ + A∙B’∙Cin’ + A∙B∙Cin = A⊕B⊕Cin 이다.

2) Output Carry
위 Karnaugh 맵으로부터 간소화하면
Cout = A∙Cin + A∙B + B∙Cin 이다.

(C) (B)에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR)로직 회로를 설계한다.

참고 자료

없음