아주대 전자회로실험 설계1 결과보고서 capacitor 측정 회로 설계

소개글

"아주대 전자회로실험 설계1 결과보고서 capacitor 측정 회로 설계"에 대한 내용입니다.

목차

1. 실험목표
2. 실험이론
3. 설계된 회로에 대한 설명
4. Simulation 결과/이론값/실험값 비교 및 분석
5. 회로의 장단점 및 개선사항
6. 참고문헌

본문내용

1. 실험목표
이번 실험의 목표는 커패시터를 측정할 수 있는 장비가 없을 때 사용할 수 있는 전자회로를 이용한 커패시터 측정회로를 설계하는 것이다.
2. 실험 이론
1차저역 통과필터란 한 개의 커패시터를 이용해 저주파의 신호만 통과하는 회로이다. 인덕터를 이용해야 하는 다른 필터와 달리 연산증폭기와 커패시터만으로 구성해 집적회로 혹은 소형 전자제품에서 용이하게 사용할 수 있다.

회로의 구성은 위와 같다. 위의 회로의 출력 전압이득은 다음 식을 만족한다.
Vout/Vin = -R_2/((1+sR_2 C)R_1 )

1) 고주파에서는 1<< sR2C의 조건을 만족해 전압이득 A는 다음 식과 같다.
A = -1/(sCR1)
주파수가 무한대가 되면 A는 감소하고 0으로 수렴하게 된다. 고주파 입력 시 출력전압은 0V가 되어 통과되지 못한다.

2) 저주파에서는 1 >> sR2C 의 조건을 만족하며 전압이득은 A는 다음 식과 같다.
A = -(R2/R1)
R1 = R2일 때 A = -1이며 신호가 반전되지만 일정한 출력전압을 보장할 수 있다.

3) 1 = sR2C의 조건을 만족하는 주파수를 차단주파수라고 한다. |1 + sR2C| = √2 이므로 R1 = R2일 때 전압이득은 A = -1/√2 = 0.707이다. 그리고 이 식을 주파수 f0에 대해 정리하면 다음과 같다.

회로의 본 목적은 차단주파수 이상 주파수에서의 신호를 차단하고 차단주파수 이하 주파수의 신호를 통과시키는 것이지만 이번 설계에서는 이를 역이용해 커패시터의 크기를 측정한다. 1Vp-p의 입력전압을 인가하고 주파수를 점점 키워 전압이득이 0.707인 순간의 주파수를 측정한다. 차단주파수의 식을 변형한
C = 1/(2πR_2 f_0 )
위의 식에 대입해 C의 값을 계산한다.

3. 설계된 회로에 대한 설명

실험에 사용된 회로이다. 차단주파수 이하의 주파수에서 전압이득이 1이 되도록 같은 크기의 R1과 R2로 구성한다. 실험에 사용된 C의 값은 0.1μF, 0.05μF, 0.01μF, 3.9nF, 2.2nF이다. 만약 R1 = R2 = 100Ω인 저항과 C= 2.2nF인 커패시터로 구성했다고 가정하자.

참고 자료

Behzad Razavi(2012), Microelectronics 2nd edition, WILEY