Basic computer
- 최초 등록일
- 2020.12.16
- 최종 저작일
- 2013.10
- 33페이지/ 압축파일
- 가격 5,000원
소개글
"Basic computer"에 대한 내용입니다.
목차
1. 하드웨어 부분의 설계
1) 레지스터의 설계
2) BUS의 설계
3) Memory의 설계
4) Adder & logic의 설계
5) Flip-Flop의 설계
6) Hardware
2. 제어부의 설계
1) 3x8 decoder
2) SC
3) 4x16 decoder
4) 제어신호
5) Control_unit의 설계
3. Basic Computer의 회로구성
4. Basic Computer의 검증
1) ADD
2) subroutine
5. 설계 프로젝트를 끝마치며
본문내용
(가) 하드웨어 부분의 설계
1. 레지스터의 설계
1) 16Bit 레지스터
AC - 제어신호: LD, INR, CLR, Clock
- LD 신호에 의해 클럭의 rising edge에서 0002가 로드 되고 다음 클럭에서 0004가 로드된다. 0004가 로드 될 때 INR신호가 있지만, LD의 신호의 우선순위가 높아 무시된다. 이후 INR신호에 의해 AR_OUT이 1씩 증가 하다가 CLR신호에 의해 초기화 된다. CLR신호의 우선순위는 INR신호보다 높다.
DR, TR의 경우 AC와 기본적인 기능 및 16bit로 크기가 같아 위의 코딩에서 AC를 각각 DR, TR로 바꾸어 주어 설계 및 검증 하였다.
IR - 제어신호 : LD
IR의 경우에도 16bit 크기지만, 위에서 설계한 것과는 다르게 제어신호가 LD뿐이다. 따라서 위의 소스를 수정하여 설계 및 검증 하였다
- LD 신호에 의해 BUS의 신호를 로드하고 있다.
2) 12Bit 레지스터
AR - 제어신호 : LD, INR, CLR, Clock
처음에 설계한 AC에서 데이터의 크기를 12bit로 수정하여 설계 하였다. 기본적이 제어신호는 동일하다.
- AC에서 수행한 시뮬레이션과 동일하게 모든 기능이 제대로 동작하고 있다.
참고 자료
없음
압축파일 내 파일목록
SH_BC.zip
SH_BC.hwp