(A+) 전자회로실험 선형 및 비선형 연산증폭기 회로 예비레포트 / 결과보고서

소개글

(A+) 전자회로실험 선형 및 비선형 연산증폭기 회로 예비레포트 / 결과보고서 입니다.

목차

1. Chapter1. 관련 이론
2. Chapter2. 실험 결과 (시뮬레이션)
3. Chapter3. 참고문헌

본문내용

Chapter 1. 관련 이론

연산증폭기

연산 증폭기(op-amp, Operational amplifier)는 한 개의 차동 입력과, 대개 한 개의 단일 출력을 가지는 직류연결형(DC-coupled) 고 이득 전압 증폭기이다. 하나의 연산 증폭기는 그 입력 단자 간의 전압 차이보다 대개 백배에서 수 천 배 큰 출력 전압을 생성한다.

연산 증폭기의 회로 표현은 다음과 같다.
* V+:비 반전 신호 입력
* V-:반전 신호 입력
* VOUT:출력
* VS+:양의 전원 공급 전압
* VS-:음의 전원 공급 전압

<이상적인 연산 증폭기>

<반전 증폭기>
반전 증폭기는 입력된 신호에 대해 정해진 증폭도로 신호가 반전되어 출력되는 증폭기 이다. 음전압은 양 전압으로, 양 전압은 음 전압으로 신호의 모양은 유지하면서 증폭된다.
반전 증폭기의 이득을 구하기 위해 회로에서 방정식을 세우면 : VOUT=AOL(V+-V-)이다.
전압 V−는 Vout과Vin 사이의 Rf과Rin에의한전압 분배형태이다.

참고 자료

[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
[전기 전자 통신공학도를 위한 기초회로실험]
강경인 저ㅣ문은당