[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board

소개글

"[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board"에 대한 내용입니다.

목차

가. 실험목표

나. 이론적배경

다. Simulation
1) OR gate, XOR gate
2) Half Adder
3) 1-bit Full Adder
4) 4-bits Ripple Carry Full Adder

라. 결론

마. 참고문헌

본문내용

가. 실험목표
1) Xilinx를 활용하여 간단한 논리 게이트를 설계하고, 이들을 이용하여 Instance Symbol 기능을 활용하여 복잡한 회로를 설계한다.
2) Isim을 활용하여 설계한 게이트 및 회로의 동작을 Simulation하고 이론과 비교 및 확인한다.

나. 이론적배경
1) OR gate는 두 입력이 모두 0일 때만 출력이 0이고, 나머지 경우엔 출력이 1인 논리 게이트이다. XOR gate는 두 입력이 서로 다를 때 출력이 1이고, 두 입력이 같을 때는 출력이 0인 논리 게이트이다.
2) Half Adder는 XOR gate와 AND gate로 이루어지며, Sum과 Carry의 두 출력을 내보낸다. Sum은 XOR gate의 출력이고, Carry는 AND gate의 출력이다.
3) Module Instance Symbol을 이용하면, 직접 만든 회로를 Symbol화하여 필요한 경우 간편하게 불러와 사용할 수 있다.
4) 1-bit Full Adder는 두 개의 Half Adder로 이루어지며, A, B의 입력과 C_in의 입력, 즉 총 세 개의 입력을 받는다. 출력은 Half Adder와 마찬가지로 Sum과 C_out를 내보낸다.
5) 4-bit Ripple Carry Full Adder는 4개의 1-bit Full Adder로 이루어지는데, 각각의 1-bit Full Adder가 An, Bn의 두 입력을 받고, 첫 번째 1-bit Full Adder에는 Cin 또한 입력으로 들어간다. 각각의 Full Adder는 Sn을 출력으로 내보내고, 각 Full Adder의 C_out은 다음 Adder의 입력 Cin으로 들어간다. 마지막 Full Adder가 C_out을 출력으로 내보낸다.

다. Simulation
1) OR gate, XOR gate
위 그림은 각각 Xilinx에서 구현한 OR gate와 XOR gate이다. 각각의 gate에 입력을 시간에 따라 다르게 보냈을 때, 출력이 어떻게 나올지 예상 그래프를 그려보면 아래와 같다.

참고 자료

전전컴실험II_-_3주차 (서울시립대학교)
Schematic design and Simulation on Xilinx (Youtube),
https://www.youtube.com/watch?v=u_iRYmZH9n4

압축파일 내 파일목록

Lab02(post).docx
Lab02(pre).docx