반도체공정 Report-1

목차

1. PIDS의 문제점
1) Scaling of MOSFETs to the 32nm technology generation
2) Implementation of high-k gate dielectric and metal gate electrode in a
3) Timely assurance for the reliability of multiple and rapid material, process, and structural changes
4) Scaling of DRAM and SRAM to the 32nm technology generation
5) Scaling high-density non-volatile memory(NVM) to the 32nm technology
6) Implementation of advanced, non-classical CMOS with enhanced drive current and acceptable control of short channel effects for highly scaled MOSFETs
7) Dealing with fluctuation and statistical process variations in sub-11 nm gate length MOSFETs
8) Identifying, selection, and implementing new memory structures
9) Identifying, selecting, and implementing novel interconnect schemes
10) Toward the end of the Roadmap or beyond, identification, selection, and implementation of advanced, beyond CMOS devices and architectures for advanced information processing

2. Memory Technology 요구조건들
1) DRAM (Dynamic Random Access Memory)
2) NVM (Non-Volatile Memory)

3. Non-Volatile Memory Potential Solutions
1) Flash devices
2) FeRAM
3) SONOS/NROM
4) MRAM
5) PCRAM

4. 동향

본문내용

ITRS에서 2005년 공개한 PIDS(Process Integration, Devices, and Structures) report의 주요 주제는 logic, memory(DRAM, NVM 포함), 신뢰성과 함께 2005년 당시 산업에서 직면한 문제점, 그리고 이 문제점에 대해 가장 잘 알려진 해결책이다. 본 레포트에서는 PIDS에서 소개하고 있는 2005년 당시의 난제와 메모리 기술의 필요요건 및 solution을 설명하고, 추가로 몇 가지 메모리의 동작 원리와 구조를 설명하겠다.

<PIDS의 문제점>
Scaling of MOSFETs to the 32nm technology generation
Scaling planar bulk CMOS는 고 도핑 채널을 사용하는데 scale이 작아지게 되면서 drain영역에서 depletion에 의해 body로부터 터널링현상이 발생하고 이로 인해 off상태에서도 누설전류가 흐르는 현상을 확인 할 수 있다.(GIDL, Gate Induced Drain Leakage,밑그림 참조) 이는 body, gate 전압과의 차이가 심할수록 발생하게 됩니다

참고 자료

없음