아주대학교 전자회로2 / 전회2 / 설계과제 2

소개글

"아주대학교 전자회로2 / 전회2 / 설계과제 2"에 대한 내용입니다.

목차

1. Design

2. Verification with SPICE
1) Plot circuit schematic and DC biasing point (operating point simulation) Check every transistors are in saturation region. Check power consumption.
2) See the change in VP and Vout if input common mode voltage changes from 0V to VDD. Explain the causes of these changes. Derive common mode gain ACM = Vout/VCM (DC sweep simulation)
3) Plot input(Vin1, Vin2) and output(Vout) waveform, and derive differential gain ADM=Vout / (Vin1-Vin2) from simulation result (transient simulation)
4) Derive CMRR
5) Obtain output impedance from simulation. Compare obtained results with handcalculated result in 1.

본문내용

1. Design
Design differential amplifier with following conditions
1) A differential voltage gain (ADM) is around 30V/V
2) Total Power consumption is around 0.5mW
(Determine W/L of transistors, Rref, input common mode voltage (VCM))

본 과제에서는 수업에서 배웠던 MOS Differential Pair 회로를 구성하고 축퇴 역할을 하는 MOS를 추가한 후, Idael Tail Current 대신 Current Mirror with Resistor 기술을 응용하는 회로이다. HW2의 회로는 HW1의 그것과 달리 주어진 조건이 많지 않고, 세부 설계에서 다루는 내용이 다르다. 하지만 크게 봤을 때 HW1의 회로와 유사한 점을 몇 가지 찾을 수 있다. VDD를 기준으로 GND까지 3개의 MOS 소자가 직렬로 연결되어 있다는 점이다. 따라서 이 회로는 각 소자에 동일한 전압 강하가 적용될 것이다. 일부 노드 전압을 짐작할 수 있게 된다. 조금 더 자세히는 가 3등분으로 쪼개지므로 와 의 drain 전압이 1.2V, 와 을 0.6V로 볼 수 있다. 물론 PVT도, 소자의 세부 Parameter도 정확히 알 수 없으므로 이상적인 경우의 얘기다.
본 필자는 첫 설계 시도로 적당히 HW1와 비슷한 방식을 적용해봤다. 설계를 용이하게 하는 Same Device Dame Bias 원칙을 적용해 희망을 품고 을 0.6V로 두고 설계를 진행해봤다.

참고 자료

없음