중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 11차예비보고서-카운터 설계

소개글

"중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 11차예비보고서_카운터 설계"에 대한 내용입니다.

목차

1. 실험 목적
2. 준비물
3. 설계실습 계획서

본문내용

1. 실험 목적

JK Flip Flop 을 이용한 동기식, 비동기식 카운터를 설계해보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.

2. 준비물

<부품>
저항 (330Ω, 1/2W, 5%) : 4 개
JK Flip Flop (74HC73) : 4 개
NAND gate(74HC00) : 4 개
NOR gate(74HC02) : 2 개
AND gate(74HC08) : 2 개
OR gate(74HC32) : 2 개
LED BL-R2131H(743GD) : 4 개
Switch : 1 개

<사용장비>
오실로스코프 : 1 대
브레드보드 : 1 개
파워서플라이 : 1 대
함수발생기 : 1 대
점퍼선 : 다수

3. 설계실습 계획서

3-1 4 진 비동기 카운터
이론부의 그림 14-2 의 비동기식 4 진 카운터에 1MHz 의 구형파(square wave)를 인가할 때, Q1 신호의 주파수와 Q2 신호의 주파수를 구한다. 또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그린다.

: 회로를 그림 14-2 와 같이 구성한 뒤, JK Flip Flop 의 동작 방식을 따르도록 reset 단에 High 신호를 인가하였다. 더불어 CLK 신호로 1MHz 의 구형파를 인가할 수 있도록 그림 1 과 같이 주기가 1us 인 pulse 파를 인가하였다.

- 이론적으로 1MHz 의 입력을 비동기식 4 진 카운터 회로에 넣게되면, Q1 출력은 입력 주파수의 절반인 0.5MHz, Q2 출력은 입력 주파수의 1/4 인 0.25MHz 의 주파수를 갖게 된다.

참고 자료

없음