Exp2 연산증폭기 Operational Amplifier
- 최초 등록일
- 2022.03.03
- 최종 저작일
- 2021.10
- 8페이지/ MS 워드
- 가격 2,000원
소개글
실험 레포트 A 받은 레포트입니다
목차
1. 실험 목표
2. 실험 이론
3. 실험 재료 및 장비
4. 실험 방법
5. 실험결과
6. 결과분석및토의
7. 참고문헌
본문내용
1. 실험 목표
1) 연산증폭기의 규격 및 기본적인 특성을 이해할 수 있다.
2) 연산증폭기를 이용한 기본적인 증폭기 회로를 구성하고 그 원리를 이해할 수 있다.
2. 실험 이론
(1)연산증폭기
①연산증폭기 규격 및 파라미터
연산 증폭기는 차동 증폭기의 한 종류로 두 개의 차동 입력과, 한 개의 출력을 가지는 직류 연결형 전압 증폭기이다. 연산 증폭기는 회로에서 좌측 그림과 같이 삼각형 모양으로 표시된다. V+는 입력과 출력이 같은 비반전 입력단자, V-는 입력과 출력이 반대로 나오는 반전 입력단자이다. VS+는 양의 전원공급전압, VS-는 음의 전원 공급 전압이 된다. 연산 증폭기는 V+와V-의 차이, 즉 차동 입력전압만을 증폭시켜 전압으로 출력시킨다.
이상적인 연산증폭기는 여러 특성을 가진다. 일단 Open-loop에서 전압이득이 무한대가 된다. 입력 임피던스 Rin은 무한대가 되고 그에 따라서 입력전류가 0이되어 입력 오프셋 전압도 0이된다. 출력 임피던스 Rout은 0이 된다. 이상적 연산 증폭기에서 대역폭이 무한대가 되는데 이는 신호들을 왜곡없이 증폭할 수 있다는 의미가 된다. 이상적 연산 증폭기는 V+와V-의 차이, 즉 차동 입력전압만을 증폭시켜 전압으로 출력시킨다. 일반 연산 증폭기에서는 공통모드 전압이 출력으로 나타나게 되는데 이를 결정하는 비율이 공통 모드 제거비, CMRR이다. 연산 증폭기에서의 실제 출력은 다음 식과 같다. V_O=A_d (V_+-V_- )+1/2 A_C (V_++V_-) Ad는 차등 증폭기에서의 이득, Ac는 공통모드의 이득이다. CMRR은 Ad와 Ac로 정의되며 단위는 dB이다. CMRR=20 log_10〖(A_d/|A_c | )〗 CMRR은 공통 모드 신호가 얼마나 반영되는지를 알려주는 척도이기에 매우 중요한 특성이 된다.
② 귀환(feedback)
Feedback은 출력전압이 입력전압에 연결하는 것이다.
참고 자료
LM741 Operational Amplifier Texas instruments datasheet pdf