[전자회로설계실습] 실습6(Common Emitter Amplifier 설계) 결과보고서

소개글

"[전자회로설계실습] 실습6(Common Emitter Amplifier 설계) 결과보고서"에 대한 내용입니다.

목차

1. 목적
2. 설계실습 내용 및 분석
3. 결론

본문내용

본 실습에서는 β=100, amplifier gain=-100V/V인 Common Emitter Amplifier의 설계를 목표로 하였다. rule of thumb in Design을 이용하여 설계하고 구현한 결과 R_i가 없을 때 β=116, amplifier gain=-86.0V/V였다. 20mVpp인 v_sig를 인가하면 -86.0V/V 증폭되어 출력파형의 distortion으로 인해 V_max/|V_min|=79.7%로 시뮬레이션하였지만, 실제 실습에서는 base, collector, emitter의 직류 전압의 오차로 인해 distortion이 크지 않아 V_max/|V_min|=91.1%로 예상보다 작은 값을 얻었다. R_i를 추가하면 overall voltage gain은 감소하는 반면 amplifier gain은 변하지 않아 gain을 유지하면서 V_max/|V_min|값을 증가시킬 것으로 예상하였지만 실제 실습에서는 V_max/|V_min|값은 예상대로 약 108%로 증가했지만 오차로 인해 amplifier gain이 약 -41.1V/V로 함께 감소하는 것을 볼 수 있었다.

참고 자료

없음