[서울시립대] 전자전기컴퓨터설계실험2 / 파이널 계산기 / 2021년도(대면) / A+ (코드파일 포함)

소개글

작년에 다른 자료들 다양하게 찾아 봤지만 비대면으로 진행되는 경우에는 활용할 수가 없어서(combo box에서 동작 확인이 불가능, PIEZO, FND array, LCD 등 X) 발품팔아서 직접 만들어봤습니다. 기능 제일 많이 구현했고 최종 A+ 받았어요.

총 1162줄의 소스 코드 한 줄도 빠짐없이 포함되어 있습니다. ★대면★으로 진행했기 때문에 장비에서도 정상적으로 동작하는 것 확인 했습니다.(비대면 진행 분반의 경우 시뮬레이션만 했기 때문에 코드가 다름)
총 76줄의 UCF file (핀 할당) 및 Simulation 결과도 연산 기능 별로 나누어서 사진으로 첨부해 두었습니다.
코드 및 로직 설명도 자세히 포함 완료.

[기능]
1. 덧셈
2. 뺄셈
3. 곱셈
4. 나눗셈
5. 거듭제곱
6. 입력 범위: 네 자리 수
7. 출력 범위: 여덟 자리 수 + 소수점 아래 13번째 자리
8. FND Array: 입력되는 값 실시간 확인
9. More: 소수점 아래 숫자 추가 확인 기능
10. Divisor = 0 : 0으로 나눈 경우 X표시(0으로 나누는 것은 수학적으로 불가능하므로)
11. PIEZO (화면 밖에도 추가 소수점아래 숫자가 있는 경우 확인하라는 의미에서 소리가 나는 기능)
12. LED (계산기 동작 확인)

목차

1. Introduction

2. Function
(1) 덧셈
(2) 뺄셈
(3) 곱셈
(4) 나눗셈
(5) 거듭제곱
(6) 입력 범위: 네 자리 수
(7) 출력 범위: 여덟 자리 수 + 소수점 아래 13번째 자리
(8) FND Array
(9) More
(10) Divisor = 0
(11) PIEZO
(12) LED

3. Design Process
(1) 기본 설정
(2) SW 입력값 설정
(3) input에 load
(4) input 각 자릿수 할당
(5) FND Array
(6) 나눗셈 프로세스
(7) 거듭제곱 프로세스
(8) 각 연산의 output 정의
(9) More: 추가 소수점 표시
(10) Piezo
(11) Output 각 자릿수 할당
(12) LCD 설정
(13) LCD 데이터 입력: More(소수 더 표시하기)
(14) LCD 데이터 입력: 0으로 나눈 경우 x표시
(15) LCD 데이터 입력: Default LCD
(16) LED
(17) PIN 설정

4. Simulation
(1) 덧셈
(2) 뺄셈
(3) 곱셈
(4) 나눗셈
(5) 거듭제곱

5. Conclusion

본문내용

1. Introduction
- 앞서 수행한 실험들(논리 설계, 7-segment와 Piezo 장치 제어, LCD 장치 제어 등)을 바탕으로, Verilog HDL 언어를 사용하여 최종적으로 다양한 기능을 가진 계산기를 설계한다. 각각의 기능은 testbench 작성을 통한 simulation 수행과 장비 동작을 통해 검증한다.

2. Function
(1) 덧셈
- output = input1 + input2
- 두 개의 입력을 받아 더하여 계산 결과 값을 출력으로 내보낸다. 이 때의 입출력은 모두 정수(양수, 음수, 0) 범위로 표현 가능하다.
- input을 인가한 뒤, 덧셈을 수행하기 위해서 Sum(Bus SW 3)과 Result(Button SW F) 버튼을 인가해주면 계산 결과값이 LCD LINE2에 나타나게 된다.

(2) 뺄셈
- output = input1 - input2
- 두 개의 입력을 받아 input1에서 input2를 빼주어 계산 결과 값을 출력으로 내보낸다. 이 때의 입출력은 모두 정수(양수, 음수, 0) 범위로 표현 가능하다.
- input을 인가한 뒤, 뺄셈을 수행하기 위해서 Subtract(Bus SW 4)와 Result(Button SW F) 버튼을 인가해주면 계산 결과값이 LCD LINE2에 나타나게 된다.

(3) 곱셈
- output = input1 * input2
- 두 개의 입력을 받아 곱하여 계산 결과 값을 출력으로 내보낸다. 이 때의 입출력은 모두 정수(양수, 음수, 0) 범위로 표현 가능하다.
- input을 인가한 뒤, 곱셈을 수행하기 위해서 Multiply(Bus SW 5)와 Result(Button SW F) 버튼을 인가해주면 계산 결과값이 LCD LINE2에 나타나게 된다.

(4) 나눗셈
- input1은 Dividend(피제수, 나눠지는 수), input2는 Divisor(제수, 나누는 수)로 지정해주었다.

참고 자료

서울시립대학교 전자전기컴퓨터설계실험2 실험 교안
M.Morris Mano, Michael D. Ciletti. Digital Design with an Introduction to the Verilog HDL.
한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.
㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법

압축파일 내 파일목록

최종계산기코드.docx
최종보고서.docx
프로젝트 제안서.docx