전기전자공학기초실험--JFET 특성 및 바이어스

소개글

"기초전기전자공학실험-JFET 특성 및 바이어스"에 대한 내용입니다.

목차

1. 실험목적
2. 실험 이론
3. 예비 실험값 및 피스파이스
4. 결과값
5. 결과 토의 및 고찰

본문내용

1. 실험목적
JFET 트랜지스터의 출력과 전달특성을 구하고, bias 회로의 개념을 이해한다.

2. 실험 이론
FET이란 유니폴라 소자로 한 종류의 캐리어에 의해, 즉 전자(n채널) 정공(p채널)중 하나에 의해 전류가 형성된다.

JFET은 두 단자와 그 사이의 전류를 조절할 수 있는 한 단자로 된 3단자 소자이다. 위 그림은 p형 물질 사이에서 채널을 형성하는 n형 물질로, n형 채널의 윗부분은 저항성 접촉을 통하여 드레인이라고 하는 단자에 연결되고 그 아래 부분은 저항성 접촉으로 소스라하는 단자에 연결되어 있다. 2개의 p형 물질은 함께 합쳐져 게이트 단자에 연결된다. VDD(=VDS)를 인가하면 전하의 흐름으로부터 드레인과 소스 전류는 같음을 알 수있다.
JFET에서 P형 물질 윗부분 근처에서 공핍 영역이 더 넓다. 다이오드 작동에서 보다 많은 역방향 바이어스 전압이 걸리면 그림과같이 공핍영역이 분포하게 된다. VDS 가 0V에서 증가 함에따라 드레인 전류가 증가하게 되고 아래와 같은 그래프의 개형을 갖는다.
VDS가 작을 경우 그래프가 비교적 직선에 가까우 므로 저항이 일정하다는 것을 알 수 있고, VDS가 증 가하여 Vp 에 가까워 질수록 저항은 증가하고 그림 과같이 곡선부터 발생하게 된다. 만약 VDS 가 두 공 핍 영역이 만나는 값까지 증가하면, 핀치 오프라고 하는 조건이 된다. 이 조건을 만족하는 VDS를 핀치 오프 전압이라고 하고 그림에서처럼 Vp로 표시한다.
여기서 드레인 전류는 0A로 떨어지지 않고 IDSS라는 포화값을 유지한다.

참고 자료

없음