전자회로실험 실험5. 차동 증폭기 예비 보고서

목차

1. 실험 목적

2. 기초이론
2.1 차동증폭기

3. 실험기자재 및 부품
3.1 사용기기
3.2 사용부품

4. 실험방법 및 순서

5. 과제5

본문내용

차동 증폭기는 전자 시스템, 특히 측정에 채택되는 시스템의 설계에서 자주 요구된다. 통상적인 예로서 트랜스듀서 단자들로부터 측정용 계측기까지 연결된 두 도선의 각각이 회로 접지에 관하여 큰 간섭 신호(예를 들어 1V)를 가지는 동시에, 그것의 두 출력 단자 사이에 작은 신호(예를 들어 1mV)를 제공하는 어떤 트랜스듀서를 고찰해보자. 계측기의 프런트 엔드에는 차동 증폭기가 분명히 필요 할 것이다.

‘연상 증폭기 자체가 차동 증폭기인데, 왜 연산 증폭기를 바로 사용하지 않는가?’라는 질문에 대한 답은 연산 증폭기의 매우 높은 이득이 연산 증폭기를 홀로 이용할 수 없게 만든다는 것이다. 그보다는 오히려 반드시 폐쇄 루프 이득이 유한하고, 예측 가능하며, 안정한 회로를 설계하기 위해 연상 증폭기에 연결할 적당한 귀환 회로망을 고안해야 할 것이다.

즉, 차동증폭기는 두 입력 신호의 전압차를 증폭하는 회로이다. 연산 증폭기나 Emitter coupled 논리 게이트의 입력단에 주로 쓰인다. 여기서 한 개의 입력단자를 가진 증폭기도 차동 증폭기의 범주에 포함된다고 볼 수 있다.

참고 자료

없음