[전자회로실험] 연산증폭기 기본 회로 결과보고서

소개글

"[전자회로실험] 연산증폭기 기본 회로 결과보고서"에 대한 내용입니다.

목차

1. 사용 장비 및 부품

2. 실험 방법 및 결과
2.1 실험 1 - 반전증폭기
2.2 실험 2 – 비 반전 증폭기
2.3 실험 3 – 적분기

3. 결론(실험 전체에 걸친 내용을 설명)

본문내용

2.1.4 검토 사항
실제로 실험해 본 결과, 입출력 그래프는 PSPICE로 시뮬레이션한 결
과 그래프와 같은 형태임을 알 수 있다. 예비보고서의 값과 같이 출력
전압이 입력 전압과 위상이 만큼 차이나며, 크기는 10배 더 크다. 3dB주 파수를 찾는 과정에서는 예비보고서와 결과보고서의 차이가 컸
다. 예비보고서에 작성한 3dB 주파수는 93.9kHz였으나, 실제로 측정한
3dB 주파수는 1.47kHz로 큰 차이를 보였다. 이 차이는 3dB 측정 방식
을 제대로 이해하지 못해 발생한 차이로 판단된다. PSPICE로 시뮬레이
션한 값에 의하면 40dB에서 3dB 감소한 37dB 지점의 주파수를 읽어
야 하는데, 실험에서는 출력 전압인 5V의 0.707배인 값이 될 때 까지
주파수를 늘려가며 실험을 진행했다. 이 측정방식은 주파수가 늘어날
때 뿐만 아니라 주파수가 줄어들 때 에도 똑같이 적용되는 방식이므로
적절하지 못한 방식으로 측정한 것 같다.

<중 략>

2.2.4 검토 사항
실험 1과 마찬가지로, 시뮬레이션 한 예비보고서와 실제 실험에서
측정한 입출력 파형 그래프는 같은 형태이다. 출력 전압과 입력 전압의
위상이 일치하며, 위상이 같고 이득이 10이다. 또한 실험 1과 마찬가지
로 3dB주 파수를 찾는 과정에서는 예비보고서와 결과보고서의 차이가
컸다. 예비보고서에 계산한 3dB 주파수는 95.53kHz였으나, 실제로 측
정한 3dB 주파수는 1.61kHz로 큰 차이를 보였다. 이 차이는 3dB 측정 방식을 제대로 이해하지 못해 발생한 차이로
판단된다. PSPICE로 시뮬레이션한 값에 의하면 40.827dB에서 3dB 감
소한 37.804dB 지점의 주파수를 읽어 3dB를 찾았는데, 실험에서는 출
력 전압 11.2V의 0.707배인 7.9184V가 될 때 까지 주파수를 늘려가며
실험을 진행했다. 이 측정 방식은 주파수가 늘어날 때 뿐만 아니라 주
파수가 줄어들 때 에도 똑같이 적용되는 방식이므로 적절하지 못한 방
식으로 측정한 것 같다.

참고 자료

없음