실험 23_연산 증폭기 응용 회로 1 예비보고서
- 최초 등록일
- 2023.01.31
- 최종 저작일
- 2022.12
- 12페이지/ 한컴오피스
- 가격 2,000원
소개글
"실험 23_연산 증폭기 응용 회로 1"에 대한 내용입니다.
목차
1. 실험 개요
2. 실험 기자재 및 부품
3. 배경이론
4. 실험회로 및 PSpice 시뮬레이션
5. 실험절차
6. 예비 보고사항
본문내용
1 실험 개요
이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다.
연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를
구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다.
2 실험 기자재 및 부품
1. DC 파워 서플라이
2. 디지털 멀티미터
3. 오실로스코프
4. 함수 발생기
5. 연산증폭기(LM741)
6. 저항
3 배경 이론
[그림 23-1]은 비반전 증폭기의 예이다. 연산 증폭기의 전압 이득이 무한대라고 가정하면, 가상 단락의 개념을 이용하여 =가 성립하고, 식 (23.1)이 성립한다.
[그림 23-1] 비반전 증폭기의 예
하지만 실제 연산 증폭기의 전압 이득이 무한대가 아니고, 의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. 가 크면 클수록 이상적인 값으로부터의 오차가 줄어듦을 알 수 있다.
[그림 23-2]와 같이 반전 증폭기를 구성하면, 연산 증폭기의 전압 이득이 의 값일 경우 전체 전압 이득은 식 (23.2)과 같이 표현할 수 있다. 역시 가 크면 클수록 이상적인 값으로부터의 오차가 줄어듦을 알 수 있다.
<중 략>
예비 보고 사항
(1) 실험회로 1([그림 23-4])에서 이상적인 연산 증폭기와 실제 연산 증폭기일 경우, 입력과 출력 사이의 전달 함수를 구하시오. 또한 PSpice를 이용해서 (a) = 10k, = 20k,(b) = 예비 보고 사항 1번의 전달함수 구하는 식 증명 lOk, = 100k인 경우의 전압 이득을 구하시오.
참고 자료
단계별로 배우는 전자회로 실험(이강윤 저자)