실험 17_능동 부하가 있는 공통 소오스 증폭기 결과보고서

소개글

"실험 17_능동 부하가 있는 공통 소오스 증폭기 결과보고서"에 대한 내용입니다.

목차

1. 실험 개요

2. 실험 절차 및 결과 보고

3. 고찰 사항
(1) 전압 이득의 계산값과 측정값이 다른 이유를 분석하시오
(2) 출력 전압의 크기와 왜곡 여부에 영향을 줄 수 있는 설계 요인들을 생각해보고, 그 원인을 분석하시오

4. 검토 및 느낀점

본문내용

1 실험 개요
이 실험에서는 [실험 16] 에서 수행한 ‘정전류원과 전류 거울을 이용한 능동 부하(active load)가 있는 공통 수오스 증폭기(common source amplifier) 회로’를 구성하고, 이를 바탕으로 공통 소오스 증폭 기의 전압 이득을 구하고자 한다. 능동 부하는 아날로그 증폭기에서 널리 사용되고 있으며. 간단한 공통 소오스 증폭기에 적용함으로써 특성을 정확하게 파악할 수 있다.

<중 략>

4. 구현한 회로의 입력 저항과 출력 저항을 직접 측정하여 [표 17-3]에 기록하시오. 입력 저항을 측정하기 위해 입력의 DC 전압을 변화시키면서 입력 쪽에 흘러 들어 가는 DC 전류를 측정한다. 출력 저항을 측정하기 위해 입력에 0V를 인가하고, 출력 쪽에 DC 전압을 변화시키면서 출력 쪽에 흘러 들어가는 DC 전류를 측정한다.

: 실험 절차 4번은 진행하지 않았다.

3 고찰 사항
(1) 전압 이득의 계산값과 측정값이 다른 이유를 분석하시오
: 계산하여 구할 때는 고정된 각 MOSFET의 문턱 전압, 이동도, 등의 값들을 고정하여 구하지만 실험을 측정값에서는 MOSFET마다의 오차를 고려하여 측정값이 나오기 때문에 계산값과 측정값이 달라진다. 그리고 기생 캐패시터 성분과 저항이 실제로 오차가 있기 때문이다.

참고 자료

없음