[결과보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계

소개글

"[결과보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계"에 대한 내용입니다.

목차

1. 서론
2. 실험결과
3. 결론

본문내용

요약
: 논리회로에서 전가산기 회로를 구성하여 실험하였다. 전가산기 회로는 A(피가수), B(가수), Cin(자리올림수)의 입력과 S(합), Cout(자리올림수) 출력으로 되있다. 전가산기의 예비보고서 에서 확인했던 것처럼 불리언 식 Cout은                 ⊕       이 고, S의 경우는                        ⊗ ⊗   로 정리할 수 있다. 식에 따라 다르게 하여 실험을 진행하였는데 첫 번째 실험에서는 NOT, AND, OR gate으로 전가산기를 구성하였고, 두 번째 실험에서는 XOR, AND, OR gate를 사용하여 전가산기를 구성하였다. 입력과 출력에 LED를 달아서 ON, OFF를 확인하여 결과를 관찰했다. 실험을 한 결과 입력이 모두 0이면 0이고, A, B, Cin 중 한 개가 켜지면 S = 1, Cout = 0이 되었고, 두 개가 켜지면 S = 0, Cout = 1, 입력 3개가 모두 켜지면 S = 1, Cout = 1의 결과를 확 인하였다. 세 번째 실험은 전가산기 2개로 2Bit 가산기 회로를 구성하였다. 입력 A0, A1, B0, B1, Cin과 출력 S0, S1, Cout가 있으며 앞의 실험과 똑같이 LED를 달아서 입출력을 확인하 였다. 논리식은      ⊕  ,     ⊕  ⊕    ,            ⊕  이다. 밑의 수식과 같은 출력의 결과가 나왔음을 실험에서 확인할 수 있었다.

1. 서론
전가산기는 산술연산을 위해서 이진수 덧셈을 위해서 사용되며, 두 개의 한 자릿수 이진수 입력과 하위 자리올림수를 포함하는 방식이다. 반가산기에서는 고려하지 않은 자리올림을 처리할 수 있도록 한 회로이며 반가산기 2개와 자리올림수로 구성되어있는 회로이다.

참고 자료

없음