에지트리거형 플립플롭 (D-, JK-, T-)의 특성 비교 및 설명
- 최초 등록일
- 2023.07.18
- 최종 저작일
- 2023.06
- 7페이지/ 한컴오피스
- 가격 4,000원
소개글
"에지트리거형 플립플롭 (D-, JK-, T-)의 특성 비교 및 설명"에 대한 내용입니다.
목차
I. 서론
II. 본론
1) 에지트리거 플립플롭(D-, JK-, T-)의 진리표 및 특성 비교
2) 에지트리거 플립플롭(D-, JK-, T-)의 상태도 비교
III. 결론
IV. 출처 및 참고자료
본문내용
트리거(Trigger)는 일반적으로 일정 조건이 충족될 때 회로의 동작을 시작하는 역할을 한다. 즉, 시스템에서 특정 이벤트를 감지하고 동작을 수행하기 위해 사용되는 개념이다. 디지털 회로에서 사용되는 트리거는 크게 두 가지(레벨 트리거(Level Trigger)와 에지 트리거(Edge Trigger))로 나눌 수 있다.
레벨 트리거는 입력 신호의 전압 레벨에 따라 동작을 트리거하는 방식이다. 특정한 전압 레벨을 유지하는 동안에만 동작하며, 입력 신호가 특정 임계값 이상 또는 이하로 유지될 때 동작한다. 하이 레벨 트리거 (High Level Trigger)는 입력 신호가 높은 전압 레벨을 유지하는 동안에 동작힌다. 즉, 입력 신호의 전압 레벨이 특정 값 이상인 경우에 동작을 수행한다. 로우 레벨 트리거 (Low Level Trigger)는 입력 신호가 낮은 전압 레벨을 유지하는 동안에는 동작하지 않는다. 다시 말해, 입력 신호의 전압 레벨이 특정 값 이하인 경우에 동작을 수행하지 않는다.
참고 자료
김영평생교육원 컴퓨터구조 교안
김진용. "저전력 이중 에지 트리거 설계." 국내석사학위논문 충북대학교, 2017. 충청북도.
http://www.riss.kr/link?id=T14437392
Xiaokuo Yang, Li Cai, Xiaohui Zhao, Nansheng Zhang, Design and simulation of sequential circuits in quantum-dot cellular automata: Falling edge-triggered flip-flop and counter study, Microelectronics Journal, Volume 41, Issue 1, 2010, Pages 56-63. https://doi.org/10.1016/j.mejo.2009.12.008