[A+]전자회로설계실습 예비보고서 2

목차

없음

본문내용

3. 설계 실습 계획서

3.1 Offset Voltage, Slew Rate
3.1.1 Offset Voltage 개념

(A) 아래의 그림 1과 같이 두 입력단자를 모두 접지시키면 입력 단자간의 전위차가 존재하지 않으므로 이상적인 OP-Amp를 가정할 경우 출력전압은 0V가 된다. 그러나 실제 OP-Amp의 경우에는 OP-Amp 내부에 그림 1과 같이 Offset voltage가 존재하므로 출력전압은 0 V가 아니며 그 출력전압을 Open loop gain 으로 나누면 Offset voltage를 구할 수 있다고 생각된다. 그러나 실제로는 이런 방법을 사용할 수 없다. 그 이유가 무엇인지 기술한다.

OP-Amp의 출력전압은 소자에 인가한 전원전압에 따라 한계 출력전압이 결정된다. 따라서 일정 입력전압이 넘어갈 경우 출력전압은 그 한계치에 따라 일정한 모습을 보인다. 따라서 출력전압을 open loop gain 으로 나눌 경우, 전압 이득이 무한대이기 때문에, 입력전압을 정확히 할 수 없으며 동시에 입력전압에 포함된 offset voltage 또한 알 수 없다.

참고 자료

없음