latch up현상

*진*

개인 판매자스토어

최초 등록일: 2006.11.13
최종 저작일: 2006.01; 3페이지/ 한컴오피스; 가격 1,000원

다운로드

장바구니

상세정보
자료후기 (1)
자료문의 (0)
판매자정보

소개글

반도체 CMOS에서의 Latch-up현상에 대한 정의와 해결방안에 대해서 간략히 서술한 자료입니다.

본문내용

CMOS회로에서 가장 큰 문제는 고유의 자기파괴현상인 latch up현상 이다. 이 latch up현상은 CMOS에 공급전압을 인가할 때 가끔 출력단의 CMOS회로에 있는 기생 바이폴라 트랜지스터에 의해서 P-N-P-N 구조가 형성되고 이것이 SCR(Silicon controlled rectifier : thyristor)동작이 발생으로 인하여 과전류가 흘러 소자가 파괴되는 현상을 말한다. latch up현상은 CMOS구조에서 기생적으로 형성되는 바이폴라 트랜지스터 구조의 기생소자에서부터 시작된다.

참고 자료

▻ A study on the process and Analysis of Triple well for Latch up Immunity
▻ http://blog.naver.com/parantoki?Redirect=Log&logNo=120013299252
▻ http://blog.naver.com/parantoki?Redirect=Log&logNo=120013299399
▻ http://www.riss4u.net/index.jsp

이 자료와 함께 구매한 자료

자료후기(1)

주의사항

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

Latch up in CMOS report 4페이지

CMOS Latch up이란 CMOS의 가장 큰 문제인 자기파괴현상이다. ... 수백mA 이상의 전류가 순간적으로 흘러 소자가 파괴되는 현상을 Latch ... 이때 소자공간을 최소화해야 집적회로의 성능 감소를 피할 수 있어, 다른 장치
레치업 4페이지

Latch up 현상에 대해 알아보기 전에 간단히 CMOS 에 대해 알아보면 ... Latch Up이라 한다. ... up” https://en.wikipedia.org/wiki/Latch-up
반도체 공정 레포트 - latch up (학점 A 레포트) 7페이지

Latch-up 이란 Latch-up 현상을 알아보기 전에 CMOS에 대해 ... 이러한 현상이 CMOS 내부에서도 일어나는데 이를 Latch-up 현상이라고 ... 이러한 Latch Up현상에 의해 I-V 특성이 변하게 된다.
[아날로그 및 디지털 회로 설계실습] 결과보고서(과제)11 2페이지

RS-Latch를 이용한 Chattering 방지 회로를 설계하고 원리를 ... Chattering 현상 : 스위치를 켤 때, OFF 상태와 ON 상태를 ... 스위치에서 잡음이 들어가더라도 Pull-up 저항으로 인해 다른 출력 상태가
VLSI 설계의 여러가지 현상들 9페이지

고유의 자기파괴현상인 Latch up현상이다. ... up(래치업) 1)Latch up 현상 CMOS회로에서 가장 큰 문제는 ... Latch up현상은 CMOS구조에서 기생적으로 형성되는 바이폴라 트랜지스터
부궤환 회로 8페이지

up 현상을 나타내지 않는다. ... 사용할 때 전류량을 적게 주면 전류가 흐르지 않아서 적색 등이 켜지는데 정전류 ... Oscilloscope 오실로스코프는 특정 시간 간격(대역)의 전압 변화를 볼 수 있는 장치이다
latch-up에 관한 자료 11페이지

Latch-up 조 상 현 Latch-up CMOS 회로의 기생 성분에 의해서 ... 발생 회로 Latch-up 발생 회로의 단면 in out Latch-up ... rectifier) 동작의 발생으로 과 전류가 흘러서 chip이 파괴되는 현상
[latch up]Well formation in cmos 19페이지

LATCH-UP -. ... LATCH-UP -. ISOLATION Technology -. ... effect *.Body Effect(Sub에 역전압을 걸었을때 Vt가 변화는 현상
논리회로설계실습-FSM-예비보고서 6페이지

Chattering을 제거하기 위하여 하드웨어 내부나 소프트웨어에 특수 장치가 ... 회로를 사용하면 스위치 값이 순간적으로 변하여도 VCC와 연결된 Pull-up ... 진동에 의해 실제로는 짧은 시간 (10ms) 안에 접점이 붙었다가 떨어지는 현상을
인하대학교 전자공학과 기초실험 OP-AMP의 특성 측정 예비보고서 6페이지

Compensation Required Low Power Consumption No Latch-Up ... 회로에서 내부 접합부 일부가 도통되어 순간적으로 과전류가 흐르고 파괴되는 현상
Tcad (athena) 로 nmos 반도체 설계 시뮬레이션 보고서 11페이지

전위가 가장 낮으므로, ESD 나 Latch-UP 등으로 부터 보호하기 위해서이다 ... Computer Aided Design, TCAD는 반도체 공정·소자 현상에 ... MOSFET 을 구성 시, Substrate 를 공통으로 쓰기 때문에 생기는 현상이기도
세그먼트를 이용한 주차 관리 시스템 21페이지

Up counter 와 Down counter 가 각각의 카운트를 한다 . ... 이용한 채터링 ( 바운스 ) 방지회로를 이용하여 채터링 ( 바운스 ) 현상을 ... 부품구성 2. 74LS279(RS-Latch) 74LS279 는 RS-Latch
패션 생산 원단 교육 69페이지

직물조직에 따라 교차시켜 직물을 만드는 것 ○ 개구운동(SHEDDING) 개구장치로 ... 6.24Cm가 된다. ● 환편기의 주요용어 해설 편성공학 ▶ RUNNING(LATCH ... 염색이 어려움 흡습성이 없어 정전기 발생이 심하고 땀흡수가 어려움 슬립현상
졸업연구 휴대용 핸드폰 충전기 17페이지

뿐만 아니라 다른 비슷한 전력을 사용하는 전자기기의 충전을 가능하게 함 정전류 ... 겪고 있는 일상적인 현상이 되어버렸다 . ... 출력부 74LS93(Binary Counter) 2 개와 74LS75(Latch
결과보고서 실험 6. 시프트레지스터와 카운터 (Shift Register & Counter) 5페이지

5 0 +5 0 +5 → 실험은 시프트 레지스터에 대한 것으로 LED로 현상을 ... 11 +5 +5 0 0 0 0 (1) 예비과제 (1)에서 구한 R-S latch를 ... 사용한 UP/Down=1 카운터 출력> NAND gate를 사용한 UP/
재료 시험 7페이지

인장시험기로는 연성재료가 소성변형 없이 파괴되는 현상을 예측 불 가능 하므로 ... 손잡이를 돌려 시편을 장착한 후 손잡이를 놓는다 ② 시편과 측정 장치가 ... ④ Ball-UP 레버를 놓는다. ⑤ 측정된 HS값을 읽는다 ⑥ UP-DOWN