"가산기" 검색결과 41-60 / 12,232건

• 

  군가산점제에 대한 비판적 글쓰기

  비판적 글쓰기 개요표 제목 : 의무에 대한 합리적 보상 주제문 : 헌법으로 병역에 대한 의무가 명시되어 있지만 직업선택의 평등을 위해 군복무자들에 대한 합리적 보상책을 모색해야 한다 ... 처음 소주제문 _ 군가산점제에 대한 사회적 논란이 많다. ... 국가 공인시험에서 100점을 받은 여성은 시험에서 탈락하고, 군복무 가산점제에 의해 가산점을 받은 남성이 더 낮은 점수로 시험을 합격하면서 문제점이 제기되었다.

  리포트 | 3페이지 | 2,500원 | 등록일 2020.10.30

  다운로드 장바구니
• 

  디지털 논리회로의 응용 가산기/비교기/멀티플렉서/디멀티플렉서

  디지털 논리회로의 응용 – 가산기/비교기/멀티플렉서/디멀티플렉서 실험 목표 반가산기와 전가산기의 원리를 이해한다. 비교기의 원리를 이해하고 이를 응용한 회로를 구성할 수 있다. ... 좌측의 그림은 반가산기와 반가산기의 진리표이다. 반 가산기는 한자리 수 이진수인 A, B를 더하는 역할을 한다. ... 실험 이론 가산기 가산기는 덧셈을 수행하는 디지털회로이다. 가산기는 여러 진법에 대해서 사용되지만 가장 일반적인 경우 2진수에서 사용된다.

  리포트 | 10페이지 | 1,000원 | 등록일 2022.03.03

  다운로드 장바구니
• 

  디지털 논리회로의 응용 가산기/비교기/멀티플렉서/디멀티플렉서

  디지털 논리회로의 응용 – 가산기/비교기/멀티플렉서/디멀티플렉서 실험 목표 비교기의 원리를 이해하고 이를 응용한 회로를 구성할 수 있다. 디코더와 인코더의 원리를 이해한다. ... 게다가 4비트 가산기로 얻은 4비트 합은 아마 부정확하게 된다. 수정이 필요한 경우는 두가지가 있다. ... 이 회로에서 7485는 비교기로 7483A는 가산기로 작용한다. 7485의 B값은 1001(2)로 9이고 7485는 A>B인 경우 출력값 1을 가지게 된다.

  리포트 | 10페이지 | 2,000원 | 등록일 2022.03.03

  다운로드 장바구니
• 

  디시설 - 전가산기, 전감산기 설계

  결과 보고서 ( 전가산기, 전감산기 설계 ) 제목 전가산기, 전감산기 설계 실습 목적 전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 ... 실습 내용 실습 결과 전가산기 VHDL 코드분석 * 전가산기란? - 전가산기는 3비트에 대해 산술 덧셈을 실행하는 조합논리회로이다. ... QuartusⅡ을 이용한 전가산기, 전감산기 구현을 숙달할 수 있었다. 고찰 전가산기와 전감산기의 동작 특성을 이해하고 캐리, 빌림수의 개념을 확실하게 알게 되었다.

  리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

  다운로드 장바구니
• 

  게이트회로와 가산기 예비, 결과보고서

  리포트 | 11페이지 | 1,000원 | 등록일 2019.12.09

  다운로드 장바구니
• 

  [논리회로실험] 가산기&감산기 예비보고서

  - 반가산기 2개를 사용하여 전가산기 구성 - S=A? ... 가산기 & 감산기 1. ... 실험목적 1) Logic gate를 이용해서 가산기와 감산기를 구성한다 2) 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작원리를 이해한다. 2.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.04.06 | 수정일 2023.03.29

  다운로드 장바구니
• 

  op-amp반전증폭기/반전가산증폭기 시뮬레이션

  Op amp 반전 가산 증폭기 왼쪽의 회로는 Vin1 Vin2를 가산하는 반전 가산증폭기 이다.Vout은 저항 R2를 통해 반전단자로 귀환되어 부귀환을 형성하며, 비반전단자는 접지된다.증폭기가 ... Op amp 반전 가산 증폭기 시뮬레이션 앞장의 회로의 R3와 R1의 크기가 같으므로 결과는 두 입력신호를 더한뒤 -(R2/R)만큼 증폭하는 회로로 동작한다. ... Op amp 반전 증폭기 HW.6 Op amp 반전증폭기 회로도 입력이 -단자로 들어가는 반전 증폭기 회로도이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.03.29 | 수정일 2022.07.18

  다운로드 장바구니
• 

  [A+] 연산 증폭기 가산기, 미분기, 적분기 회로 예비보고서

  가산기는 여러 신호들의 가산에 사용되고 가산기를 응용한 회로의 예시로는 아날로그 컴퓨터입니다. 또한 미분기, 적분기를 응용한 회로의 예시는 아날로그 신호 처리에 널리 사용됩니다. ... 회로 연산증폭기 연산 응용 회로 가산기 미분기 적분기 그림 6.1. ... 가산기의 경우 전압이 반전되지 않으므로 비반전 가산기라고도 불립니다. 연산 증폭기를 이용한 미분기에 대해서 설명하시오. 연산 증폭기를 이용한 적분기에 대해서 설명하시오.

  리포트 | 18페이지 | 2,000원 | 등록일 2023.11.24

  다운로드 장바구니
• 

  디지털 실험 7장(가산기,감산기) 결과보고서

  부호화 수의 가산기 설계를 완성한다. 2. ... 감,가산기를 이용하는데 7485 비교기를 사용하는 이유는 무엇인지, 나는 단지 추측할 뿐이었다. ... 회로가 복잡한 것도 한 몫 했지만, 7483 4비트 가산기의 이해를 하는데 시간이 너무 오래 걸렸다.

  리포트 | 6페이지 | 3,000원 | 등록일 2019.12.17

  다운로드 장바구니
• 

  [논리회로실험] 실험3. 가산기&감산기 결과보고서

  가산기 & 감산기 1. ... 고찰 기본적인 Logic gate를 이용해서 가산기와 감산기를 구성해보고 반가산기와 전가산기, 반감산기와 전감산기에 대해 학습하여 실험을 통해 예상 값과 비교해보았다. ... 실험 4의 경우 반가산기, 전가산기의 관계와 비슷하게 반감산기 2개와 OR 게이트로 전감산기 회로를 구성하였다.

  리포트 | 5페이지 | 1,000원 | 등록일 2023.03.28

  다운로드 장바구니
• 

  Full adder VHDL 실습보고서(전가산기)

  논리회로설계실험 과 제 명 : 4bit FullAdder & subtractor 학 과 : 전자전기공학부 1.목적(Purpose) 이번실습에서는 4 bit Full adder(4비트 전가산기 ... 배경이론(Background) 1)Full adder (전가산기) 1비트의 2진수를 3개 더하는 논리회로이며, 2개의 값을 직접 입력 받고, 나머지 한 개는 Carry in/out의 ... 되는 4가지bit adder로 확장시키는 것은 Full adder 4개를 직렬로 연결시켜, 각각의 값을 순서대로 4비트로 나타내면 된다. 2) 4bit Full Adder(4비트 전가산기

  리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

  다운로드 장바구니
• 

  연산증폭기, 가산 감산, 반전 비반전 증폭

  가산증폭기 감산증폭기 가산 증폭기의 기본적인 골자는 반전 증폭기와 그 맥락이 같다. ... 차분 증폭기는 두 입력의 차를 출력으로 보내는 증폭기(공통 부분을 제거)로 반전 증폭기와 비반전 증폭기가 결합된 구조로 되어 있다. ... 연산증폭기 (OP-Amp)의 동작 특성 능동소자인 연산증폭기는 입력부에서 받아들인 작은 크기의 신호의 전압 or 전력을 증폭하여 출력으로 내보내는 역할을 한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.06.03

  다운로드 장바구니
• 

  충북대학교 전자공학부 기초회로실험 반가산기와 전가산기 결과 보고서

  * 비고 및 고찰게이트들을 이용하여 가산기와 감산기를 만드는 실험을 하였다. ... 가산기를 만들면서 1+1의 계산의 경우 합의 값이 2가 되는데 이는 2진수에서 표기가 불가능하기 때문에 0이 되고 1이 올림(carry)가 되는 것을 확인 할 수 있었다. ... 반대로 감산기에서는 0-1과 1-0이 같은 결과인 1이 나오는 것을 확인 할 수 있었다. 0-1의 경우 보수가 되는데 회로에서 (-)가 표시 되지 않으므로 1을 빌려와서(borrow

  리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

  다운로드 장바구니
• 

  충북대학교 전자공학부 기초회로실험 반가산기와 전가산기 예비 보고서

  목 적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력을 키운다.이 론(1) 2진 연산(Binary Arithmetic) : 2진수 체계는 모든 ... 두 개의 2진 digit A와 B의 가산은 4개의 2진 가산 법칙이 있다.(2) 반가산기(Half Adder) : 2진 덧셈을 살펴보면 2-입력(A, B)의 논리회로는 exclusive-OR ... 두 개의 2진수 A와 B를 더하면, 그 합 S와 자리올림수 C가 발생하는데 이때 두 출력을 동시에 나타내는 회로를 반가산기라 하며 논리식은 다음과 같다.

  리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 리플가산기 설계 verilog

  실습목적 Carry look ahead 가산기는 캐리의 전파 지연을 없앰으로써 리플 가산기보다 덧셈 결과가 빨리 나올 수 있게 한다. ... 이번 실습에서는 전파 지연이 없는 carry look ahead 가산기를 설계해 덧셈 결과가 출력되는 지연시간을 리플 가산기와 비교하고, module 및 컴포넌트를 생성한 후 이들을

  리포트 | 3페이지 | 1,000원 | 등록일 2021.03.24

  다운로드 장바구니
• 

  부경대학교 전자회로실험 보고서 가산기

  우리는 NAND게이트를 이용하여 반가산기, 전가산기, 2bit 덧셈기를 구현했다. (실제로 전가산기와 2bit 덧셈기는 구현하지 못했다. ... 전가산기를 연결하여 2 비트의 덧셈기를 완성하라. ... 5.1 예비보고에서 설계한대로 7400계열의 NAND 게이트들을 연결하여 반가산기를 구현하라.

  리포트 | 4페이지 | 2,500원 | 등록일 2020.06.03 | 수정일 2023.12.08

  다운로드 장바구니
• 

  디지털 회로 실험 - 실험2. 가산기 결과보고서

  반가산기는 자리 올림 수(Cin)가 없는 경우를 반가산기라 하였고, 전가산기는 자리 올림 수(Cin)가 있는 경우를 전가산기라 하였다. ... 고찰 이 실험은 반가산기와 전가산기를 직접 결선해보고 결과를 확인하는 실험이었다. 앞선 실험에서 사용했던 NAND 게이트를 이용해서 반가산기와 전가산기를 결선하였다. ... 결선에 앞서, 실험 이론 보고에서 두 가산기의 진리표를 작성하고 카르노맵을 이용해 식을 정리하여 결선하였다. 각 가산기의 설계도는 과 와 같다.

  리포트 | 8페이지 | 1,500원 | 등록일 2022.05.26

  다운로드 장바구니
• 

  6장 가산기와 ALU 그리고 조합논리회로 응용 예비

  6장, 가산기와 ALU 조합논리회로 응용 예비보고서 1. 실험목적 가. 반가산기와 전가산기의 원리를 이해한다. 나. ... 반가산기(Half Adder) 1비트의 이진수로 표시된 두 수를 합하여 그 결과를 출력하는 가산기를 반가산기라고 한다. ... 전가산기를 반가산기 2개와 OR게이트로 구성하면 그림 6-3과 같다. 다.

  리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  6장 가산기와 ALU 그리고 조합논리회로 응용 결과

  이 회로가 일반적으로 알고 있는 감산기의 회로라고 생각하면 안 되고 이것 또한 가산기를 이용한 것이기 때문에 가산한 결과를 2의 보수로 나타내어야 우리가 일반적으로 알고 있는 감산기 ... 6장, 가산기와 ALU 조합논리회로 응용 결과보고서 ◈ 실험 결과 및 검토 나. ... 즉, 감산기라고 해서 실제로 빼는 것이 아니라 ①의 가산기와는 달리 A3와 B3와 C3의 값을 이용해서 반대로 내려가며 더한 것이 감산한 것처럼 값이 나오기 때문에 감산기라고 한다는

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  아주대 논리회로실험 실험3 가산기 & 감산기 예비보고서

  반가산기 실험2. 전가산기 실험3. 반감산기 실험4. 전감산기 5. 실험 과정 실험1. ... 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 - 전가산기는 반가산기에 존재하던 입력 A, B이외에 추가적인 입력 C _{"in"} ... 따라서 C _{out}는 AND Gate와 같은 동작을 한다고 볼 수 있다. 2) 전가산기 A B C _{"in"}S C _{out} 0 0 0 0 0 0 0 1 1 0 0 1 0

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니