"디지털회로실험" 검색결과 161-180 / 9,271건

• 

  서강대학교 디지털논리회로실험 6주차 결과보고서

  배경이론 및 실험방법Sequential logic circuit(순차논리회로)는 그 출력이 현재 입력 뿐만 아니라 이전 상태들의 영향을 받는 논리회로를 의미한다. ... 실험목적1) Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.SR-, D-, JK- flip-flopsSet up time과 hold time에 대해 이해한다.2) Resisters의 ... Latch와 flip-flop은 순차논리회로 설계의 기본이 되는 function block들이다.

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 2주차 결과보고서

  구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.4) Wired OR logic의 특성과 활용 방법을 익힌다.5) FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인한다 ... 배경이론 및 실험방법Logic signal은 기본적으로 0(low)과 1(high)을 활용해 나타낸다. ... 실험목적1) TTL logic gates의 동작 방법을 익힌다.2) Logic level과 noise margins, 그리고 fanout에 대해 이해한다.3) Gates를 이용하여

  리포트 | 7페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_3주차 예비보고서_A+

  디지털 논리실험 및 설계 3주차 예비보고서 실험 준비 1.1 기본 실험 (1)의 회로가 2-bit 복호기인 이유를 설명하시오. ... 기본 실험 (1)의 회로는 입력 A,B를 받아 Y0, Y1, Y2, Y3 4개의 결과값을 출력하는 회로이다. ... 위 회로는 복호기의 정의에 들어맞는다. 이 경우에 n = 2이기 때문에 2-bit 복호기라 볼 수 있다. 1.2 기본 실험 (2)의 회로가 2-bit 부호기인 이유를 설명하시오.

  리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_9주차 예비보고서_A+

  디지털 논리실험 및 설계 9주차 예비보고서 실험 준비 1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하고 ... Q1, Q2는 각각 Q2, Q3에 출력된다. 2.2 기본실험 (2) 기본실험(1)에서 만든 회로의 원리대로 8개의 D Flip-flop을 이어 붙인 것이 74164 칩이다. ... 응용실험 (2)의 회로는 D Flip-flop 4개를 이용하여 만든 링 카운터이다. 초기조건이 Q0은 HIGH, Q1~Q3는 LOW이다.

  리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_7주차 예비보고서_A+

  디지털 논리실험 및 설계 7주차 예비보고서 실험 준비 1.1 S-R Latch와 - Latch의 동작에 대해 설명하시오. Latch란 1비트의 정보를 저장할 수 있는 회로이다. ... 실험 결과 2.1 기본실험 (1) 모두 0일 때 둘 다 1이 출력되지만 이것은 위 회로에선 invaild하다고 할 수 있다. = (0, 1)일 때 0이 입력되는 NAND게이트의 출력은 ... 그러므로 실험 결과는 기본 실험(3)과 똑같이 나올 것이다. 이때 NOT게이트에 의한 딜레이가 부족하다면 NOT게이트를 홀수개로 늘리며 실험을 계속하면 될 것이다.

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_6주차 예비보고서_A+

  디지털 논리실험 및 설계 6주차 예비보고서 실험 준비 1.1 ALU 74181의 datasheet을 읽고 네 자리 이진수의 덧셈을 74181을 이용하여 어떻게 구현할 수 있는지 설명하시오 ... 실험 결과 2.1 기본실험 (1) A PLUS B를 하기 위해 (M,S3,S2,S1,S0,Cn)에 (0,1,0,0,1,0)을 입력해준다. ... 2)를 구현한 것이다. 1011(2) – 0101(2) – 1(2) = 0101(2) 이므로 (F3, F2, F1, F0) = (1, 0, 1, 0)이 출력될 것이다. 1.5 응용실험

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_4주차 예비보고서_A+

  디지털 논리실험 및 설계 4주차 예비보고서 실험 준비 1.1 멀티플렉서와 부호기(encoder)의 차이를 설명하시오. ... 이 회로의 진리표는 다음과 같다. 기본 실험(1)과 같은 것을 볼 수 있다. ... 응용 실험(2) 회로에는 3-INPUT AND 게이트가 총 4개 존재한다. 그리고 그 4개의 게이트의 아웃풋이 다시 OR 게이트의 인풋으로 들어간다.

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  디지털 논리회로 실험 7주차 JK-FlipFlop 결과보고서

  디지털 논리회로 설계 및 실험 결과보고서 주제 : JK FlipFlop 소속: 공과대학 전자전기공학부 수업: X X,X XXX 교수님 XXX 조교님 제출 일자: 20XX년 X월 XX일 ... 특히, (2)의 [그림 4]가 negative transition을 감지하는 원리를 설명하고 [그림 5]의 회로가 잘 동작하는지 확인 후 실험 결과를 서술하시오. ... 이번 실험에서는 메모리 소자를 가지고 있어 본래 가지고 있는 값과 입력으로 들어온 입력값 두 개에 대해 출력이 결정되는 순서회로 중 S-R Latch와 JK Flip-flop를 구현해

  리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 1주차 기본 논리 게이트 결과보고서

  디지털 논리회로 설계 및 실험 결과보고서 주제 : 기본 논리 게이트 (AND, OR, NOT Gate) 소속: 공과대학 전자전기공학부 수업: X X,X XXX 교수님 XXX 조교님 ... B를 뜻하는 회로였다. 위의 회로로 실험한 결과, 논리값은 A?B의 진리표와 같은 값이 나왔다. ... 실험 과정 및 실험 결과 4.1 기본 실험 (1) [그림 1]과 같이 회로를 결선한 후 AND 게이트의 진리표를 그려보시오.

  리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 7주차 JK-FlipFlop 예비보고서

  실험 이론디지털 시스템에서 클럭 (clock) 신호에 의해 각종 논리신호가 동작되는데, 플립플롭 역시 이 신호에 동기 되어 동작한다. ... 실험 목적S-R Latch와 J-K Flip-flop의 동작 원리를 살펴본다.2. ... 이 장에서 플립플롭의 종류와 설계방법을 알고, 플립플롭의 동작특성을 이해하는 실험을 한다. (1) SR 플립플롭 SR 플립플롭의 내부 구조를 그림 5-2에 나타내었다.

  리포트 | 10페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 8주차 D-FlipFlop 결과보고서

  디지털 논리회로 설계 및 실험 결과보고서 주제 : D-FlipFlop 소속: 공과대학 전자전기공학부 수업: X X,X XXX 교수님 XXX 조교님 제출 일자: 20XX년 X월 XX일 ... 응용실험 (1), (2)의 회로는 상승 에지에서만 값이 변화하는 공통된 특징을 가지고 있는데 응용실험 (1)의 회로는 CLK 외에 T라는 입력값을 가지고 있어 T의 값이 0이면 Q의 ... 이번 실험에서는 순서회로인 Latch와 Flip-Flop 중 Gated D Latch와 D FLIP-FLOP, T FLIP-FLOP에 대해 알아보고 이를 응용한 회로를 구현해보았다.

  리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 1주차 기본 논리 게이트 예비보고서

  디지털 논리회로 설계 및 실험 예비보고서 주제 : 기본 논리 게이트 (AND, OR, NOT Gate) 소속: 공과대학 전자전기공학부 수업: 수2,3 XXX 교수님 XXX 조교님 제출 ... High와 Low로 이루어진 Digital signal을 Input으로 넣었을 때 이것들을 조합하여 우리가 원하는 Output Digital signal을 만들 수 있는 회로이다. ... Floyd, 최신 디지털 공학 제 10판, Pearson, p114-126 관련 링크 : http://ocw.dongyang.ac.kr/cms_ocw/elec

  리포트 | 8페이지 | 1,500원 | 등록일 2020.09.19 | 수정일 2020.09.24

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - 기본 논리 게이트(Gate) 및 TTL, CMOS I.F 실험 2

  디지털회로실험및설계 결과 보고서 #1 ( 기본 논리 Gate 및 TTL, CMOS I/F 실험 ) 과 목 담당교수 제 출 일 학 번 이 름 1. ... 회로도, 이론값, 실험결과 실험 1) 전압 Level 측정실험 : 입력전압 변화에 따른 출력전압의 상태를 측정하고 기록하시오. ... 실험하며 측정했던 전류의 값도, 디지털 멀티미터에 표시된 계속해서 바뀌는 전류의 값에서 소수점 한 ~두자리까지만 보고 대략적인 값을 측정한 것이다. - 둘째로, 점퍼선에서도 저항은

  리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

  다운로드 장바구니
• 

  기초회로디지털실험 신호등 설계 (좌회전 가능 4거리 신호 제어 회로) 빵판 구현

  리포트 | 15페이지 | 1,900원 | 등록일 2023.07.19

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 1

  디지털회로실험및설계 예비 보고서 #2 ( 부울대수와 카르노맵, RS Flip-Flop 실험 ) 과 목 담당교수 제 출 일 학 번 이 름 1. ... 플립플롭 - 플립플롭은 전원이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다. ... 맵을 묶는 방법에 따른 차이를 실험으로 확인한다. ⑤ RS 플립플롭의 회로 구성과 동작을 실험한다. 2.

  리포트 | 10페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 2

  디지털회로실험및설계 결과 보고서 #2 ( 부울대수와 카르노맵, RS Flip-Flop 실험 ) 과 목 담당교수 제 출 일 학 번 이 름 1. ... 회로도, 이론값, 실험결과 실험 1) 다음 회로를 시뮬레이션하고 표를 완성하라. 또한, 카르노 맵을 이용하여 각각의 논리식을 구하시오. ... 실험 3-1) RS Flip-Flop 1. 다음 회로를 시뮬레이션하고 표를 작성하시오.

  리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서

  Vranesic, 'Fundamentals of Digital Logic with VHDL Design', McGrawHill 2) 디지털 논리 회로 실험 매뉴얼, 서강대학교 전자공학과 ... 디지털논리회로실험(EEE2052-01) 서강대학교 전자공학과 2017년 2학기 결과레포트 실험8. Multiplier Design 1. ... 실험개요 1) 4비트 곱셈기의 구조와 원리를 이해한다. 2) 팀 단위로 디지털 회로 설계하는 방법을 이해 한다 2. 퀴즈 답안지 및 정답 -퀴즈 없음 3.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  (기초회로 및 디지털실험) 16진 동기 및 비동기 카운터 설계

  실험을 통해 동작결과를 검증한다. 3번 회로도에서 동작결과를 보면 첫 번째 회로는 동기식 카운터로 되고 And Gate가 카운터의 역할을 수행한다. ... 따라서 이러한 결과를 보았을 때 회로 설계 및 구성이 잘 되었고 값 또한 만족스러운 것 같다. 5. 실험 결과를 바탕으로 결과 보고서를 작성한다. ... [동기식 카운터] 실험을 하기 전에 MAXPLUS II 라는 프로그램을 사용하여 회로를 먼저 구성한다. 2진수를 뜻하는 출력 4개로 16진수를 나타내며, 동기식 카운터이므로 모든 플립플롭이

  리포트 | 7페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

  다운로드 장바구니
• 

  디지털회로실험 텀프로젝트 3비트 가산기를 이용한 7세그먼트 디스플레이

  회로도 및 구성 ※ 패턴도 (점프선 3개 사용) ※ 회로구성 (기판 앞) ※ 회로구성 (기판 뒤) 4. 실험 결과 5. ... 디스플레이 출력이 제대로 나왔고 이번 실험을 통해 회로 구상과 설계뿐만 아니라 실질적인 작업의 숙련도 또한 중요하다고 느꼈다. ... 앞서 실험실 개방 때 회로도가 제대로 작동함을 확인하였지만 막상 텀 당일에 설계해보니 납땜이 미숙하여 시간이 오래 걸렸고, 점프선을 작게 사용하여 패턴도를 작성하다보니 작업 시 생각보다

  리포트 | 9페이지 | 10,000원 | 등록일 2020.04.21 | 수정일 2022.11.11

  다운로드 장바구니
• 

  VHDL과 FPGA 실습 키트를 이용한 묵찌빠 게임 [디지털논리회로 실험 Term Project]

  세계적인 추세에 힘입어 우리는 묵지빠 게임에 인공지능을 넣고 실험 키트를 이용하여 게임을 하 면 재밌을 것이라 생각하게 되었고, ‘Alpha 묵지빠 2017‘을 기획하게 되었다 ... 실험 키트를 통한 데이터 학습이 가능하지 않아 초기에 기획한 대로 진행되지는 않았지만 인공지능의 기초인 ‘규칙 기반 모 델’ 을 사용하여 묵찌빠 게임을 구현하였다.

  리포트 | 28페이지 | 4,000원 | 등록일 2020.04.24 | 수정일 2020.04.27

  다운로드 장바구니