"기본로직 설계 및 시뮬레이션 검증" 검색결과 1-20 / 40건

• 

  기본로직 설계 및 시뮬레이션 검증 회로설계

  REPORT 기본로직 설계 및 시뮬레이션 검증 제출일 2020 전 공 . 과 목 디지털회로설계 학 번 담당교수 . 이 름 . ... 결론 1-1 레포트의 목적 각각의 논리게이트의 동작을 Quartusll 13.0 시뮬레이션을 통해 schematic, VHDL 디자인을 하여 Quartusll 개발환경에 적응하기위함 ... 목 차 제 1장 서론 1-1 1차 레포트의 필요성 및 목적 1-2 레포트의 과정 제 2장 각각의 schematic디자인, VHDL디자인 2-1 AND GATE schematic디자인

  리포트 | 32페이지 | 2,000원 | 등록일 2022.01.05

  다운로드 장바구니
• 

  자동차 fail safe 연구 사례 및 시뮬레이션 검증

  fail safe 연구 사례 및 시뮬레이션 검증 fail safe 연구 사례 및 시뮬레이션 검증 소개 차량 기능 안전성 검토 기준의 예 ISO26262 Fail safe and fail ... 자동차 구조의 가장 기본인 주행 기능에도 여러가지 센서와 보호 장치등이 그것이며 , 요즘에는 콕핏 내에서 운전자 주부의로 인한 사고를 줄이기 위한 운전자 맞춤형 기술들이 많이 연구 ... 자율주행 차량의 Fail-Safe 통합 로직 개발 . 한국자동차공학회 춘계학술대회 ,(),498-501.

  리포트 | 21페이지 | 2,000원 | 등록일 2023.05.28

  다운로드 장바구니
• 

  디지털시스템실험 2주차 결과보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 및 실험 결과보고서 이름 : 학번 : 실험제목 ① FPGA 및 Verilog의 이해, Verilog를 ... 시뮬레이션의 결과는 그림과 같다. 4. FPGA 보드를 통한 검증 1. ... 통한 FPGA 프로그래밍 방법 이해 실험목표 ① FPGA와 Verilog가 무엇인지 이해한다. ② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.

  리포트 | 2페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  FPGA Board를 이용한 FSM회로의 구현 (up-counter) 예비레포트

  회로의 원하는 동작을 기술할 수도 있고, 원하는 회로 구조를 기술할 수도 있으며 시뮬레이션을 통해 제대로 동작하는지 검증할 수도 있다. ... 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다. 3. ... 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다.[1] 넓은 평야

  리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  디지털시스템실험 2주차 예비보고서

  ModelSim 소프트웨어를 이용한 시뮬레이션 1. 설계한 모듈을 검증하기 위하여 ModelSim을 통해 시뮬레이션 한다. ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 및 실험 이름 : 학번 : 실험제목 ① FPGA 및 Verilog의 이해, Verilog를 통한 FPGA ... Module Verilog의 모듈은 설계를 위한 기본 단위가 된다.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

  실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증] 2. ... -Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다. -1-bitFullAdder와 ... 회로의 원하는 동작을 기술할 수도 있고, 원하는 회로 구조를 기술할 수도 있으며 시뮬레이션을 통해 제대로 동작하는지 검증할 수도 있다.

  리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

  다운로드 장바구니
• 

  Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

  회로의 원하는 동작을 기술할 수도 있고, 원하는 회로 구조를 기술할 수도 있으며 시뮬레이션을 통해 제대로 동작하는지 검증할 수도 있다. ... 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다. 3. ... 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다.[1] 넓은 평야

  리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  ring,jhonson counter 예비레포트

  장점에는 간편하게 설계한 로직을 반복적으로 이식할 수 있고 빠르게 시장에 내다 팔 수 있다. ... -설계한 DUT를 검증하기 위한 목적으로 사용한다. -DUT를 내포하고 있으며 DUT의 입력 값을 생성하고, 출력 값을 관찰한다. ... 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산 기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍 할 수 있다.

  리포트 | 7페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  Mux&Decoder2차레포트 디지털회로설계

  REPORT 기본로직 설계 및 시뮬레이션 검증 제출일 2020 전 공 전자공학 과 목 디지털회로설계 학 번 . 담당교수 . 이 름 . ... 제 3장 요약 및 결론 이번에 처음으로 스위치 제어를 통해 무언가 결과가 나타나는 5가지 실습을 진행하였고 보드에 적용 시켜보았다. ... 제 1장 서론 1-1 1차 레포트의 필요성 및 목적 1-2 오늘 실습내용의 이론 설명 제 2장 각각의 schematic디자인, VHDL디자인 (1) 1비트 2x1 Mux Schematic

  리포트 | 15페이지 | 2,000원 | 등록일 2022.01.05

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

  또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다. 나. 실험 이론 (1) HDL의 종류 a. ... 실험의 목적 Verilog HDL 언어의 기본 사용법을 익히고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다. ... 실험 장비 H이 좋다. ④ 언어체계가 단순하기 때문에 시뮬레이터가 고속이다. ⑤ 검증 정확도가 높으며(설계 도중에 검증이 가능하며 입력신호의 부가, 출력의 관측과 비교가 쉽다.

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  서울시립대학교 전전설2 3주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  마지막으로 설계한 로직을 시뮬레이션하기 위한 테스트 벤치 작성방법을 익힌다. 나. ... modeling을 활용하여 2-input AND 게이트 설계를 진행하시오. (4) Lab 4 - Two-input XOR 게이트를 아래의 세가지 방법으로 각각 설계하고, 시뮬레이션으로 ... Purpose of this Lab 이번 실험에서는 verilog HDL 언어의 기본 사용법을 익힌다.

  리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  122. (전공_PT 주제) 반도체 디지털 회로설계 의 개념과 기술동향을 설명한 후, HDL 코딩에 관하여 설명하시오.

  활용하여 HDL 코딩, 시뮬레이션, 게이트 레벨 합성, 포스트 시뮬레이션을 통한 회로의 동작 및 특성 확인과 같은 반도체 설계 과정을 수행하고, 이를 토대로 회로를 설계 및 검증하고 ... 회로 설계의 시뮬레이션 및 검증을 수행하여 제품의 신뢰성과 정확성을 보장합니다. 다양한 팀과의 협업과 통신을 통해 원활한 작업 진행과 문제 해결을 돕습니다. ... 테스트 벤치(Test Bench) 작성 기술 이 기술은 HDL 회로의 검증과 시뮬레이션을 위한 환경을 구축하는 기술입니다.

  자기소개서 | 8페이지 | 3,000원 | 등록일 2023.06.09 | 수정일 2024.06.05

  다운로드 장바구니
• 

  2023상반기 현대자동차 R&D 합격 자소서

  전력 입출력 및 전압 분배에 대한 이해를 높였으며, 설계도와 데이터시트를 바탕으로 회로를 설계하는 역량을 길렀습니다. 4) AI프로그래밍 A0 : MATLAB의 기본 문법을 익히고 ... 설계 하고 검증했습니다. ... 또 논리회로 기초지식을 바탕으로 입출력 제어 로직을 이해하고, 시스템 제어기 개발 업무를 원활히 수행하겠습니다.

  자기소개서 | 3페이지 | 3,000원 | 등록일 2023.07.12

  다운로드 장바구니
• 

  현대자동차 연구장학생,차량평가

  전자시험 전자시스템이 설계 도면을 기준으로 제작되고 나면, 제어로직을 검증하고 각 부품의 성능이 제대로 발휘되는지 시스템 테스트를 수행합니다. ... 장착 및 분해분석하고, 시험로를 드라이빙하는 경우가 많은 활동적인 업무입니다. 먼저 차량의 품질을 이루는 각 요소의 기본성능을 분석하고 개발합니다. ... 교육 및 경험 솔라라이트코리아(2018/12/26~2019/2/28) 시스템설계 및 품질관리부서/현장실습원/리튬이온배터리 품질관리업무 자격 및 기타 2014/3/3~2014/11/2

  자기소개서 | 3페이지 | 3,000원 | 등록일 2019.07.19

  다운로드 장바구니
• 

  [기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

  발열 및 사이즈 문제가 심각함 테스트벤치(Test bench) 테스트벤치는 HDL 로 설계한 논리회로를 시뮬레이션 검증을 하기 위해 사용한다. ... 간편하게 설계한 로직을 반복적으로 이식할 수 있다 ? 빠르게 시장에 내다 팔 수 있다. (ASIC 대비) ? ... 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.

  리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

  다운로드 장바구니
• 

  [기초전자회로실험2] "Verilog Basic, FPGA / Shift register - FPGA" 예비보고서

  모듈의 구조는 아래와 같습니다. - Testbench (Behavioral Modeling) ① 시뮬레이션을 위한 모듈이며 설계한 DUT를 검증하기 위한 목적으로 사용한다 ② DUT를 ... 발열 및 사이즈 문제가 심각함 - module 모듈(module)은 Verilog HDL에서 시스템을 표현하는 기본 구성요소입니다. ... 간편하게 설계한 로직을 반복적으로 이식할 수 있다 ? 빠르게 시장에 내다 팔 수 있다. (ASIC 대비) ?

  리포트 | 8페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

  다운로드 장바구니
• 

  CAD. 디지털 가상생산과 PLM

  선진 기업의 프로세스와 비지니스 로직이 담겨져 있는 검증된 시스템이다. ... 일반적으로 조립 순서 결정 및 계획 수립, 인간 시뮬레이션, 로봇 시뮬레이션, 치/공구 등 생산 툴 설계와 검토를 위한 DMU 수행, NC 파트 프로그램과 공정 검증, 생산량 등 설비 ... 되는 것이다. 3.2 제품 설계와 3차원 CAD 3차원 물체의 기하학적인 형성 정보는 설계 과정 및 가공 과정에서 기본 데이터로 사용되고 있으며, 형상 정보를 다루기 위한 많은 방법론과

  리포트 | 17페이지 | 2,000원 | 등록일 2018.08.31

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습 [예비레포트]

  Design File의 기능만으로 검증하는 시뮬레이션 결과 파형에 delay time의 요소가 없다. ... 기본적으로 AND gate 논리회로를 설계하고 컴파일 하여 HEB COMBO에 적용 한뒤 회로가 올바르게 작동하는지 살펴보고, 이어서 Half Adder를 Schematic으로 설계하고 ... 시뮬레이션 과정 및 결과 프로젝트 생성 후, New File을 통해 Text File 생성 올바른 회로 구성 후 저장(그림22) 그림 SEQ 그림 \* ARABIC 22 1-bit

  리포트 | 27페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴

  Simulator Behavioral Simulation - 디바이스 고려 없이 설계한 Design File의 기능만으로 검증하는 시뮬레이션 - 결과 파형에 delay time의 ... 이는 기본적인 논리 회로를 설계해보고 이 사용법과 원리를 파악한다. ... AND gate 로직 설계 AND 게이트 심볼 불러오기 입출력 심볼 연결한 후에 두 입력을 각각 a, b로, 출력을 x로 설정 Source를 And_test.sch으로 저장 Source

  리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습1 [결과레포트]

  Simulator Behavioral Simulation 디바이스 고려 없이 설계한 Design File의 기능만으로 검증하는 시뮬레이션 결과 파형에 delay time의 요소가 ... Studies from this Lab 기본적인 Xilinx프로그램의 사용법을 공부하였다. 이를 통해서 이전에 이론적으로 학습하였던 다양한 회로들을 직접 설계할 수 있었다. ... 파일 변환 작업 Implement Design : 핀 배치, 디바이스 로직 배치 Generate Programming File : 프로그램 파일 생성, 프로그램[IMPACT] ISE

  리포트 | 25페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니